Symulacyjne badanie dynamiki procesu synchronizacji pętli fazowej

Synchroniczna pętla fazowa jest układem szeroko stosowanym we współczesnych systemach telekomunikacyjnych, szczególnie od momentu kiedy powstały układy scalone zawierające wszystkie elementy pętli. Układ pętli posiada bardzo ciekawe własności, które mogą inspirować różne zastosowania w układach przetworników pomiarowych np. jako demodulatory w systemach z modulacją częstotliwości, wzmacniacze o dużej selektywności i zapewne w wielu innych. Dochodzenie pętli do synchronizmu jest bardzo złożonym procesem dynamicznym, ze względu na nieliniowości i specyfikę działania układu, dlatego celowym wydaje się budowa modelu pętli, który umożliwi badanie dynamiki układu w celu optymalizacji doboru parametrów układu dla konkretnego zastosowania. Prezentowany model pętli fazowej został zbudowany przy wykorzystaniu pakietu MICROCAP [1], uniwersalnego programu analizy układów elektronicznych. Przedstawiono również wyniki symulacji procesu synchronizacji pętli przy różnych strukturach filtru będącego częścią układu pętli.

---

PLL devices are widely used in contemporary telecommunication systems since integrated forms of the whole device appeared. The PLL units have interesting and unique features that can inspire their applications in various measuring transducer circuits, such as: frequency demodulators, filters of very high Q and many others. Dynamic process of PLL locking is fairly complex because of nonlinearity and specific mode of system operation. This is why a working model of PLL has been created which can be used for PLL circuit optimisation for a given application. The PLL model has been created using MICROCAP [1] the universal electronic circuit simulator. The results of locking process simulation with different structures of PLL filter have also been presented.