Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Tytuł pozycji:

Wyznaczanie parametrów dwójnika zasilanego prądem sinusoidalnie zmiennym z użyciem algorytmu o minimalnej złożoności obliczeniowej

Tytuł:
Wyznaczanie parametrów dwójnika zasilanego prądem sinusoidalnie zmiennym z użyciem algorytmu o minimalnej złożoności obliczeniowej
Autorzy:
Krzyk, P.
Data publikacji:
2012
Słowa kluczowe:
prąd sinusoidalnie zmienny
amplituda zespolona
moc zespolona
impedancja
PLL
sinusoidal current complex amplitude
complex power
impedance
Język:
polski
Dostawca treści:
BazTech
Artykuł
  Przejdź do źródła  Link otwiera się w nowym oknie  Pełny tekst  Link otwiera się w nowym oknie
Zaprezentowany algorytm służy do wyznaczania podstawowych parametrów prądu sinusoidalnie zmiennego oraz zasilanego nim dwójnika. Do wyznaczania tych wielkości wykorzystuje się próbkowanie synchroniczne z wykorzystaniem pętli PLL. Cechą charakterystyczną tego algorytmu jest najmniejsza możliwa złożoność obliczeniowa umożliwiająca redukcję mocy obliczeniowej procesora, a tym samym poboru prądu przez urządzenie pomiarowe
The presented algorithm is used for determining basic parameters of a two-terminal network powered by sine-wave current. All parameters describe electrical properties of the supply (equations (13)-(21)) or the impedance (equations (22)-(26)) of the two-terminal network. The supply parameters are: voltage (13) and current amplitude (14), effective voltage (15) and current (16), complex (17), active (18), reactive (19) and apparent power (20) as well nas power factor (21). The two-terminal network parameters are: impedance (22), resistance (23), reactance (24) and impedance module (25) as well as factor (26). For calculations of all these parameters, there are used only four samples (two of voltage and two of current), which are sampled synchronically with the supply voltage according to the formula (10) or (27). All the formulas (13)-(26) are in the same form independently if it is first sampled voltage (10) or current (27). For sampling synchronization there are used a phase locked loop PLL triggering ADC and a frequency divider switching a multiplexer MUX (Fig. 1). The most important thing is that this algorithm is characterised with the lowest possible numerical computation complexity, which enables reduction of the processor capacity and thus the power consumption of the whole measuring device.

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies