Implementacja algorytmu kodowania entropijnego w dedykowanej architekturze sprzętowej pracującej w czasie rzeczywistym

W artykule przedstawiono algorytmy kompresji bezstratnej przeznaczone do sprzętowej implementacji w rekonfigurowalnych systemach czasu rzeczywistego. Porównano możliwości podstawowych algorytmów kodowania implementowanych w układach FPGA zestawiając je z bardziej złożonymi koderami oraz ich ograniczeniami. Przedstawiona analiza oparta na porównaniu pięciu standardowych algorytmów ukazuje różnice w wymaganiach sprzętowych, optymalizacji oraz stopniu kompresji poszczególnych rozwiązań. Badane architektury koderów są prezentowane jako pośrednie moduły wielopoziomowych systemów kompresji bezstratnej. W końcowej części artykułu przedstawiono proponowane rozwiązanie układowe charakteryzujące się rekonfigurowalnością oraz możliwością współpracy z innymi układami i systemami.

---

In this paper wepresent standard lossless compression algorithms designedfor hardware implementations, working as a part of other integrated reprogrammable systems. We consider possibilities of in expensive standard algorithms implemented in FPGA by comparing with other more complicated codecs and their limits as a system working in real time. Our analysis based on comparing five standard algorithms shows differences in hardware requirements, taking resources of FPGA, optimisation and ratio of compression. Investigated architectures of codecs are presented as in-direct blocks of multilevels lossless compression systems.