Implementacja w układzie FPGA modulatora 3D-SVM dla przekształtnika 3-poziomowego z sinusoidalnym napięciem wyjściowym

Przekształtniki 3-poziomowe stają się obecnie coraz bardziej popularne ze względu na możliwość generowania przebiegów o mniejszej zawartości harmonicznych. Jest to szczególnie istotne w przypadku wytwarzania sinusoidalnego napięcia na wyjściu przekształtnika. Algorytm modulacji SVM coraz częściej implementowany jest w układach programowalnych FPGA ze względu na dużą szybkość działania i możliwość uzyskania dużych częstotliwości przełączania. W artykule przedstawiono implementację algorytmu 3D-SVM dla przekształtnika 3-poziomowego z sinusoidalnym napięciem wyjściowym w układzie FPGA Spartan 6 LX9. Przedstawione wyniki badań doświadczalnych dowodzą poprawności działania prezentowanej implementacji.

---

Three level inverters are becoming more popular due to the ability to generate outputs with less harmonic content. This is especially important when sinusoidal inverter output voltage is required. SVM modulation algorithm is frequently implemented in FPGA programmable logic due to high operating speed and ability to achieve high switching frequencies. The article presents an implementation of a 3D-SVM algorithm for a 3-level sinusoidal output inverter on a Spartan 6 LX9 FPGA. Experimental results are presented that prove correct operation of the presented implementation.