Tytuł pozycji:
Improved Hardware Hough Transform implementation
The paper presents hardware FPGA implementation of the Hough Transform algorithm for digital real time image processing. In the developed hardware structure, the processing efficiency was increased through the use of controlled pipelining, trigonometric arithmetic by look-up, integer operands only and dispersing the voting memory. The presented structure was used experimentally in the real time image processing system implemented as single chip in Intel Cyclone V FPGA. We obtained a constant image processing speed 275 MHz not related to the angle resolution.
W artykule zaprezentowano autorski system przetwarzania obrazu wykorzystujący algorytm transformacji Hough. Algorytm został zaimplementowany w pojedynczym układzie FPGA Intel Cyclone V wraz z pełnym torem akwizycji danych z kamery oraz strumieniowania przetworzonych danych do standardu HDMI. Przedstawiona implementacja została zoptymalizowana z uwzględnieniem specyfiki FPGA, poprzez m.in. wprowadzenie potokowości na poziomie pojedynczego piksela, tablicowanie funkcji trygonometrycznych oraz rozproszenie pamięci użytej do realizacji procesu głosowania. W całym torze przetwarzania użyto operandów całkowitych. Uzyskano stałą prędkość przetwarzania 275 MHz niezależnie od rozdzielczości kąta.
Opracowanie rekordu ze środków MNiSW, umowa nr SONP/SP/546092/2022 w ramach programu "Społeczna odpowiedzialność nauki" - moduł: Popularyzacja nauki i promocja sportu (2024).
