Tytuł pozycji:
Design and implementation of 6T SRAM circuitry system using FINFETs
In the realm of sophisticated VLSI system design, minimizing overall energy dissipation and instantaneous power consumption has emerged as a critical area of focus in recent years. SRAM, with its notable characteristics of high data transfer rates, low power consumption, low supply voltage, and elimination of upgrade requirements, has become the prevalent choice for microprocessor built-in cache memory, game software, computers, and workstations. Consequently, its widespread adoption in portable handheld devices is evident. Adiabatic logic emerges as a promising approach to enhance energy recovery capacity and curtail power dissipation in these circuits, & it allows VLSI circuits to recycle utilised power. In the Adiabatic SRAM good high degree of power reduction is observed. By applying the aforementioned technique same SRAM is investigated by varying technology. In this study, the power values of adiabatic SRAM cells & standard SRAM cells are compared. In contrast to the conventional SRAM cell which is 6T CMOS type, adiabatic logic exhibits superior power and energy efficiency. Leveraging the Cadence® EDA environment, the SRAM cell was meticulously designed, followed by a comprehensive assessment of power and energy consumption across conventional 90nm and 45nm technologies, alongside adiabatic logic in 45nm technology.
W dziedzinie wyrafinowanych projektów systemów VLSI minimalizacja całkowitego rozpraszania energii i chwilowego zużycia energii stała się w ostatnich latach kluczowym obszarem zainteresowania. SRAM, dzięki swoim godnym uwagi cechom, takim jak wysokie szybkości przesyłania danych, niskie zużycie energii, niskie napięcie zasilania i eliminacja wymagań dotyczących aktualizacji, stała się powszechnym wyborem w przypadku wbudowanej pamięci podręcznej mikroprocesora, oprogramowania do gier, komputerów i stacji roboczych. W związku z tym oczywiste jest jego powszechne zastosowanie w przenośnych urządzeniach przenośnych. Logika adiabatyczna okazuje się obiecującym podejściem do zwiększania zdolności odzyskiwania energii i ograniczania jej rozpraszania w tych obwodach, a także umożliwia obwodom VLSI recykling wykorzystanej mocy. W adiabatycznej pamięci SRAM obserwuje się dobry, wysoki stopień redukcji mocy. Stosując wspomnianą technikę, bada się tę samą pamięć SRAM przy użyciu różnych technologii. W tym badaniu porównano wartości mocy adiabatycznych komórek SRAM i standardowych komórek SRAM. W przeciwieństwie do konwencjonalnych ogniw SRAM typu 6T CMOS, logika adiabatyczna charakteryzuje się wyższą mocą i efektywnością energetyczną. Wykorzystując środowisko Cadence® EDA, szczegółowo zaprojektowano ogniwo SRAM, po czym przeprowadzono kompleksową ocenę mocy i zużycia energii w konwencjonalnych technologiach 90 nm i 45 nm, wraz z logiką adiabatyczną w technologii 45 nm
Opracowanie rekordu ze środków MNiSW, umowa nr POPUL/SP/0154/2024/02 w ramach programu "Społeczna odpowiedzialność nauki II" - moduł: Popularyzacja nauki i promocja sportu (2025).
