Analiza układu CMOS oscylatora i sieci synchronizowanych oscylatorów do segmentacji obrazów binarnych

W artykule przedstawiono analizę symulacyjną układu CMOS pojedynczego oscylatora i sieci synchronizowanych oscylatorów do segmentacji obrazów binarnych za pomocą programu LTspice XVII z wykorzystaniem modelu tranzystora MOS Bsim3v3.2 dla aktualnie oferowanej przez Europractice technologii ON Semi 0.35µm C035U 5M. Przedstawiono zmodyfikowany model matematyczny oscylatora, jego implementację CMOS i sieć synchronizowanych oscylatorów. Wykonano symulacje tych układów dla modeli tranzystora MOS „typical”, „slow” i „fast” dla dwóch temperatur.

---

This article presents analyses by simulation of oscillator CMOS circuit and synchronized oscillators network for binary image segmentation using LTspice XVII software and Bsim3v3.2 MOS transistor model for actual ON Semi 0.35µm C035U 5M technology offered by Europractice. A modified mathematical oscillator model, its CMOS implementation and synchronized oscillators network have been described. These CMOS circuits simulations using „typical”, „slow” and „fast” MOS transistor models for two temperatures have been performed.