Tytuł pozycji:
FPGA-Based high speed two ways parallel histogram computation for grey image
In this paper approaches to the parallel architecture for local parallel histogram computation is studied. In this method, has been used many number of block RAM in FPGA based, each of them to perform a specific function must use a dual-ported of BRAM memory. These hardware techniques need one array of image and another one array for histogram. To reduce number of cycles in the FPGA implementation of our proposed technique read two operation memories at the same time.
W tym artykule badane są podejścia do architektury równoległej do obliczania lokalnego histogramu równoległego. W metodzie tej wykorzystano wiele bloków pamięci RAM w układzie FPGA, każdy z nich do wykonywania określonej funkcji musi wykorzystywać dwuportową pamięć BRAM. Te techniki sprzętowe wymagają jednej tablicy obrazu i drugiej tablicy dla histogramu. Aby zredukować liczbę cykli w implementacji FPGA proponowanej przez nas techniki odczytujemy jednocześnie dwie pamięci operacyjne.
Opracowanie rekordu ze środków MEiN, umowa nr SONP/SP/546092/2022 w ramach programu "Społeczna odpowiedzialność nauki" - moduł: Popularyzacja nauki i promocja sportu (2022-2023).
