Oscylator sinusoidy zespolonej z bezpośrednią syntezą cyfrową (DDS)

Przedmiotem pracy jest koncepcja generatora przebiegu sinusoidalne go z syntezą bezpośrednią (Direct Digital Frequency Synthesizers). W artykule zostało przedstawione rozwiązanie poprawiające rozdzielczość częstotliwościową generatora, jak i redukujące wielkości pamięci ROM. Omawiany układ został zaimplementowany przy użyciu układu programowalnego firmy LATICE. W oparciu o uzyskane rozwiązanie wykonano symulacje, których wyniki zawarto w artykule.

---

In this paper, solutions for increasing the frequency resolution and n ducing memory consumption of Direct Digital Frequency Synthesizi (DDFS) are presented. Described addressing method compresses li ok-up table (LUT) stored in read-only memory (ROM) four times. A ne-tunning błock significantly increases frequency resolution without ii fluencing the quality of output signal. Proposed solutions were impi mented using programmable logie device and simulation results a presented.