Realizacja interfejsu procesora DSP z przekształtnikiem z zastosowaniem struktur CPLD

Artykuł poświęcony jest wybranym zastosowaniom struktur programowalnych CPLD w układach energoelektroniki oraz sterowania napędem elektrycznym [1, 2]. Jednym z nich jest praktyczna realizacja zintegrowanych cyfrowych układów opóźniających, pozwalających na centralne ustawienie czasów martwych impilsów bramkowych, centralne zaprogramowanie minimalnej szerokości tych impulsów oraz przedziału akceptowanej ich częstotliwości. Układ stanowi sprzętowe rozszerzenie zestawu ADDS-21065L-EZ LITE [4] ze zmiennoprzecinkowym procesem sygnałowym ADSP-21065L Analog Devices.

---

This paper is denoted to the use of programmable structures CPLD in power electronics systems and electrical drives control. Withim the framework of this subject, the studies were concentrated on evolving and practical realization of integrated digital delay systems, which allow the central setting of gate impulse dead - times, and of the minimal with of the impulses and acceptable frequency range. The system is the starter kit ADDS-21065L-EZ LITE with a floating-point signal processor ADSP-21065L manufactured by Analog Devices development equipment.