Zastosowanie pseudolosowych generatorów chaotycznych do transmisji danych wrażliwych z użyciem magistral szeregowych

Współczesne wymagania stawiane systemom telemetrycznym skupiają się na zapewnieniu niezawodnej i szybkiej transmisji informacji pomiędzy elementami sieci sensorycznej. W przypadku kiedy przesyłane dane są wrażliwe, ważnym aspektem staje się zapewnienie możliwości zabezpieczenia ich z użyciem znanych technik kryptograficznych. Powszechnie stosowane magistrale szeregowe takie jak: RS-232, SPI , I2C, CAN, LIN lub FlexRay, nie posiadają zaimplementowanych mechanizmów zapewniających poufność transmisji. W artykule zaproponowana została metoda szyfrowania strumieniowego z użyciem chaotycznego generatora pseudolosowego do generacji klucza strumieniowego wraz z protokołem komunikacji. Zweryfikowano za pomocą interfejsów RS-232, SPI oraz CAN możliwość poprawnej transmisji pomiędzy urządzeniami wyposażonymi w procesory z rdzeniem rodziny AVR Xmega, ARM Cortex oraz układu programowalnego SoC Zynq. Otrzymane rezultaty pozwoliły na wskazanie korzyści i kosztów wynikających z zastosowanej metody zabezpieczenia danych wrażliwych z użyciem chaotycznych generatorów pseudolosowych w sieciach sensorycznych.

---

Present requirements for telemetric systems are focused on providing reliable and rapid transmission of information between components of sensory networks. Development of the system implies the need for using reliable means of communication between system components. In case when transmitted data is sensitive, it becomes an important issue to ensure the ability to secure them by using various cryptographic techniques. Commonly used serial buses such as: RS-232, SPI , I2C, CAN, LIN or FlexRay, do not have implemented mechanisms ensuring confidentiality of transmissions. A method of stream encryption using chaotic pseudo-random bit generator for generating pseudo-random stream key was proposed, with communication protocol aimed to provide an opportunity to authenticate a device. As a test platform microcontrollers’ systems from STM and Atmel were selected, including AVR Xmega, ARM Cortex-M0, Cortex-M3, Cortex-M4, as well as the SoC Zynq type programmable system with Cortex-A9 core from Xilinx. In contrast to the implementation of cryptographic algorithms such as AES or DES, the proposed solution stands out thanks to its low memory requirements with a similar performance. The obtained results allowed to identify costs and benefits of the applied method of securing sensitive data by using chaotic pseudo-random bit generators in sensory networks.