Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Tytuł pozycji:

Układ filtra cyfrowego z multipleksowaniem w czasie

The purpose of this thesis is to introduce to digital signal processing techniques and to present original designs of finite impulse response filter, decimator and interpolator, all of which were created using time multiplexing technique. Moreover, the implementation of the design on FPGA as a part of filtering system based on Red Pitaya platform is presented. The implementation was proven to be working with the maximum multiplexing order of 128. In the thesis a method of sampling rate conversion is discussed that enables narrowing filtering band while increasing filtering efficiency. Correct operation of filtering system was tested both on the level of digital calculations correctness on FPGA and the overall filtering system efficiency. For system configuration with time multiplexing order value of 125 there was obtained a filter with the maximum amount of 4875 coefficients working in the band of 0,5 MHz width. This results in transition band width of 0.5 kHz.

Celem niniejszej pracy jest wprowadzenie do technik przetwarzania sygnałów cyfrowych oraz prezentacja autorskich projektów filtra o skończonej odpowiedzi impulsowej (ang. finite impulse response -- FIR), decymatora oraz interpolatora z wykorzystaniem techniki multipleksowania w czasie. W pracy przedstawiona została również implementacja projektów na układzie FPGA w ramach systemu filtrującego zrealizowanego na platformie Red Pitaya. Otrzymane zostały sprawne filtry z rzędem multipleksowania w czasie o maksymalnej wartości 128. Zaprezentowana została również metoda wykorzystująca konwersję częstotliwości próbkowania, która pozwala na zwężenie pasma filtrowania sygnałów, tym samym zwiększając wydajność filtracji. Metoda ta w szczególności znacząco zwiększa wydajność filtracji sygnałów o wąskim spektrum wysokiej częstotliwości. Działanie systemu filtrującego zostało sprawdzone zarówno na poziomie poprawności obliczeń cyfrowych na układzie FPGA, jak i ogólnej wydajności systemu filtrującego poprzez pomiary odwzorowania funkcji transferu w wybranych konfiguracjach systemu. Dla przykładowej konfiguracji o rzędzie multipleksowania równym 125 otrzymany został filtr o maksymalnej liczbie 4875 współczynników działający w paśmie o szerokości 0,5 MHz, co przekłada się na szerokość przejścia z pasma przepustowego do zaporowego ok. 0,5 kHz.

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies