Temat: ChIP - Prolib Integro

Skocz do pozycji: 1.

Tytuł:: Networks on Chip paradigm for iLBC Speech Decoder
Wykorzystanie paradygmatu sieci wewnątrzukładowych do dekodera mowy iLBC
Autorzy:: Dziurzański, P.
Mąka, T.
Data publikacji:: 2007
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: sieci wewnątrzukładowe
dekodowanie mowy
iLBC
transfery wewnątrzukładowe
Network on Chip (NoC)
Speech decoding
in-chip transfers; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Analizatory DNA/PCR typu lab-chip z detekcją fluorymetryczną
Lab-on-a-chip DNA/PCR analyzers with fluorometric detection
Autorzy:: Walczak, R.
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: real-time PCR
lab-chip
fluorescencja
fluorescence; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 3.

Tytuł:: A CDMA-based Network on Chip dedicated to data-dominated streaming applications
Sieć wewnątrzukładowa wykorzystująca transmisję rozpraszania kodowego CDMA przeznaczona do zastosowań przetwarzania strumieni danych
Autorzy:: Dziurzański, P.
Mąka, T.
Data publikacji:: 2014
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: CDMA
Network on Chip (NoC)
ImpulseC
sieci wewnątrzukładowe; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Szeregowy interfejs komunikacyjny dla układów FPGA serii Virtex
Serial interface for Virtex series FPGA devices
Autorzy:: Łuczak, A.
Kurc, M.
Siast, J.
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: SERDES
FPGA
komunikacja między układami
inter-chip communication; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Konstruowanie eksperymentalnego węzła sieci LON
Design of experimental LON node
Autorzy:: Szydełko, W.
Data publikacji:: 2005
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: sieć automatyki
LON
neuron
industrial networks
Neuron Chip; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 6.

Tytuł:: System typu SoC do kryptoanalizy szyfrów opartych na krzywych eliptycznych
System-on-Chip solution for cryptanalysis of elliptic curve based ciphers
Autorzy:: Orkiszewski, M.
Wojciechowski, T.
Rawski, M.
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: kryptoanaliza
obliczenia rozproszone
system-on-chip
SoC
krzywe eliptyczne
rho Pollard
ECC
ECDLP
cryptanalysis
distributed computing
system on chip SoC
elliptic curves; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 7.

Tytuł:: Wyznaczanie czułości chipu identyfikatora przeznaczonego do pracy w propagacyjnych systemach RFID pasma UHF
Determination of chip sensitivity for transponder working in RFID systems of UHF band
Autorzy:: Jankowski-Mihułowicz, P.
Węglarski, M.
Data publikacji:: 2012
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: RFID
pasmo UHF
identyfikator
czułość chipu
UHF band
transponder
chip sensitivity; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 8.

Tytuł:: NoC-based Realization of Multi-core Speech Encoders
Wielordzeniowa realizacja koderów mowy wykorzystująca sieć NoC
Autorzy:: Zbylut, J.
Mąka, T.
Dziurzański, P.
Data publikacji:: 2009
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: sieci wewnątrzukładowe
odwzorowanie rdzeni
koder mowy
Network on Chip (NoC)
core mapping
speech encoder; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 9.

Tytuł:: Ograniczenie mocy dynamicznej w architekturze sprzętowego kodera standardu JPEG2000
Dynamic power reduction in the architecture of hardware encoder of JPEG2000 standard
Autorzy:: Modrzyk, D.
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: bramkowanie sygnału zegarowego
pobór mocy
FPGA
ASIC
system-on-chip
clock gating
power dissipation; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 10.

Tytuł:: Linear optimization of multi-path routing in network on chips
Liniowa optymalizacja wielościeżkowego routingu w sieciach wewnątrzukładowych
Autorzy:: Dziurzański, P.
Mąka, T.
Data publikacji:: 2012
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: sieci wewnątrzukładowe
routing wielościeżkowy
ekstrakcja cech
Network on Chip (NoC)
multipath routing
features extraction; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Informacja

Wyszukujesz frazę "ChIP" wg kryterium: Temat