Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "formal logic" wg kryterium: Temat


Wyświetlanie 1-5 z 5
Tytuł:
Reprezentacja przestrzeni stanów sterownika logicznego z wykorzystaniem kodowanych diagramów decyzyjnych
Reconfigurable Logic Controller state space representation using encoded Binary Decision Diagrams
Autorzy:
Bubacz, P.
Adamski, M.
Data publikacji:
2007
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
1st order nonstationary measurement system
rekonfigurowane sterowniki logiczne
kodowanie stanów
synteza logiczna
weryfikacja formalna
Ordered Binary Decision Diagram
Reconfugurable Logic Controller
state encoding
logic synthesis
formal verification
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Formalna weryfikacja maszyny stanów z wykorzystaniem logiki temporalnej
Formal verification of a state machine with use of temporal logic
Autorzy:
Grobelna, I.
Data publikacji:
2009
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
algorytmiczne maszyny stanów ASM
logika temporalna
technika Model Checking
algorithmic state machines ASM
temporal logic
formal verification of specification
Model Checking technique
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Wyznaczanie SM - pokrycia bezpiecznej sieci Petriego metodą komputerowego wnioskowania
Calculation of State Machine cover of safe Petri net by means of computer based reasoning
Autorzy:
Tkacz, J.
Adamski, M.
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
przestrzeń stanów lokalnych i globalnych sieci Petriego
transwersale
podsieci automatowe SM
logika sekwentów Gentzena
Petri net state space
transversal
formal reasoning
State Machine subnets
configurable logic controllers
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Inhibitor and enabling arcs in logic controller design
Łuki zakazujące i zezwalające w projektowaniu sterowników logicznych
Autorzy:
Grobelna, I.
Grobelny, M.
Data publikacji:
2012
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
specyfikacja sterownika logicznego
formalna weryfikacja
łuki zakazujące i zezwalające sieci Petriego
diagramy aktywności języka UML
logic controller specification
formal verification
Petri nets inhibitor and enabling arcs
UML activity diagrams
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Specyfikacja sterowników cyfrowych zorientowana na niezawodność
Quality oriented specification of logic controllers
Autorzy:
Doligalski, M.
Adamski, M.
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
systemy wbudowane
Rekonfigurowalne Sterowniki Logiczne
Diagramy Maszyny Stanów UML
sieci Petriego
diagramy SFC
embedded systems
reconfigurable logic controller
UML state machine diagram
Petri net
sequential function chart
quality-driven design
formal verification
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-5 z 5

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies