Temat: hardware implementation

Skocz do pozycji: 1.

Tytuł:: Implementacja standardu szyfrowania AES w układzie FPGA dla potrzeb sprzętowej akceleracji obliczeń
The AES ciper standard implementation on FPGA for hardware accelerated computing
Autorzy:: Gielata, A.
Russek, P.
Wiatr, K.
Data publikacji:: 2007
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: Rijndael
AES
implementacja sprzętowa
FPGA
hardware implementation; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Implementacja w układzie reprogramowalnym wieloprocesorowego systemu realizującego algorytm RANSAC
FPGA implementation of a multiprocessor system performing the RANSAC algorithm
Autorzy:: Fularz, M.
Kraft, M.
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: układy FPGA
sprzętowa implementacja
systemy wieloprocesorowe
RANSAC
macierz fundamentalna
FPGA devices
hardware implementation
multiprocessor systems
fundamental matrix; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Implementacja w układzie reprogramowalnym algorytmu wyodrębniania ruchomych obiektów
Hardware implementation of background subtraction algorithm
Autorzy:: Kraft, M.
Fularz, M.
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: układy FPGA
sprzętowa implementacja
systemy wizyjne
algorytm przybliżonej mediany
FPGA devices
hardware implementation
vision systems
average median algorithm; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Układy arytmetyki stochastycznej i ich implementacja w strukturach FPGA
Stochastic arithmetic circuits and their implementation in FPGAs
Autorzy:: Kawalec, P.
Data publikacji:: 2009
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: arytmetyka stochastyczna
sumatory
subtraktory multiplikatory
dokładność przetwarzania
realizacja sprzętowa
układy FPGA
stochastic arithmetic
adders
subtractors
multipliers
conversion accuracy
hardware implementation
FPGA devices; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Sprzętowa implementacja algorytmu detekcji wzorców błędów DCT w hybrydowym algorytmie maskowania błędów transmisji obrazu stałego HECA
Hardware implementation of DCT error pattern detection module of hybrid error concealment algorithm HECA
Autorzy:: Andrzejewski, G.
Zając, W.
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: detekcja wzorców DCT
maskowanie błędów transmisji
przetwarzanie danych wizyjnych
specyfikacja zachowania
implementacja sprzętowa algorytmu w FPGA
DCT error detection
error concealment
visual data processing
behaviour specification
hardware implementation in FPGA; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 6.

Tytuł:: Implementacja algorytmów sterowania w układach ASCI/FPGA
Implementation of Control Algorithms in ASIC/FPGA
Autorzy:: Petko, M.
Data publikacji:: 2002
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: implementacja
algorytmy sterowania
sterowanie
układy ASIC/FGPA
prototypowanie
platforma sprzętowa
mechatronika
implementation
prototyping
hardware; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 7.

Tytuł:: A rationalized structure of processing unit to multiply 3x3 matrices
Zracjonalizowana struktura jednostki procesorowej do mnożenia macierzy trzeciego stopnia
Autorzy:: Cariow, A.
Sysło, W.
Cariowa, G.
Gliszczyński, M.
Data publikacji:: 2012
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: układ mnożenia macierzy
redukcja złożoności sprzętowej
implementacja na FPGA
matrix multiplier
hardware complexity reduction
FPGA implementation; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 8.

Tytuł:: A parallel hardware-oriented algorithm for constant matrix-vector multiplication with reduced multiplicative complexity
Równoległy sprzętowo zorientowany algorytm mnożenia macierzy stałych przez wektor ze zredukowaną złożonością multiplikatywną
Autorzy:: Cariow, A.
Cariow, G.
Data publikacji:: 2014
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: constant coefficient matrix-vector multiplier
hardware complexity reduction
FPGA implementation
układ mnożenia macierzy
redukcja złożoności sprzętowej
implementacja na FPGA; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Informacja