- Tytuł:
- Build Testbenches for Verification in Shift Register ICs using SystemVerilog
- Autorzy:
-
Widianto, M.
Chasrun, H.
Lis, Robert - Data publikacji:
- 2022
- Wydawca:
- Polska Akademia Nauk. Czytelnia Czasopism PAN
- Tematy:
-
test bench
verification
shift register IC
stuck-at-faults
SystemVerilog - Pokaż więcej
- Dostawca treści:
- Biblioteka Nauki
Artykuł