Temat: finite state machines

Skocz do pozycji: 1.

Tytuł:: Wybór sposobów opisu w języku Verilog układów kombinacyjnych przy syntezie automatów skończonych
Choice of combinational circuit specifications in the Verilog language at synthesis of finite state machines
Autorzy:: Salauyou, V.
Zabrocki, Ł.
Data publikacji:: 2013
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: układy kombinacyjne
automaty skończone
Verilog
combinational circuits
finite state machines; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Zastosowanie wspólnego modelu automatów Mealy'ego i Moore'a do realizacji układów sekwencyjnych w układach programowalnych
Application of the common model of Mealy and Moore finite state machines to realization of sequential circuits on programmable logic devices
Autorzy:: Klimowicz, A.
Salauyou, V.
Data publikacji:: 2012
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automaty skończone
synteza logiczna
CPLD/FPGA
finite state machines
logic synthesis; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Koszt implementacji w strukturach CPLD i FPGA jako kryterium wyboru stanów przy minimalizacji automatu skończonego
Cost of implementation in CPLD and FPGA structures as the criterion of state selection for minimization of finite state machines
Autorzy:: Klimowicz, A.
Data publikacji:: 2014
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automaty skończone
synteza logiczna
minimalizacja
CPLD
finite state machines
logic synthesis
minimization; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Minimalizacja automatów skończonych z uwzględnieniem ich kosztu realizacji w układach programowalnych o strukturze CPLD
Minimization of finite state machines taking into account the cost of realization in CPLD devices
Autorzy:: Klimowicz, A.
Data publikacji:: 2013
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automaty skończone
synteza logiczna
minimalizacja
CPLD
finite state machines
logic synthesis
minimization; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Informacja