- Tytuł:
-
Optymalizacja skończonych automatów Moorea w układach CPLD
Optimization of logic circuit of Moore FSM on CPLD - Autorzy:
-
Barkalov, A. A.
Titarenko, L.
Chmielewski, S. - Data publikacji:
- 2007
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
automat stanów
CPLD
wbudowany blok pamięci
algorytmiczna sieć działań
FSM
embedded memory blocks
flow-chart of algorithm - Pokaż więcej
- Dostawca treści:
- Biblioteka Nauki
Artykuł