Wszystkie pola: parallel reduction

Skocz do pozycji: 1.

Tytuł:: An FPGA-oriented fully parallel algorithm for multiplying dual quaternions
Autorzy:: Cariow, A.
Cariowa, G.
Witczak, M.
Data publikacji:: 2015
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: dual quaternion product
fast algorithms
hardware complexity reduction
FPGA; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: A parallel hardware-oriented algorithm for constant matrix-vector multiplication with reduced multiplicative complexity
Równoległy sprzętowo zorientowany algorytm mnożenia macierzy stałych przez wektor ze zredukowaną złożonością multiplikatywną
Autorzy:: Cariow, A.
Cariow, G.
Data publikacji:: 2014
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: constant coefficient matrix-vector multiplier
hardware complexity reduction
FPGA implementation
układ mnożenia macierzy
redukcja złożoności sprzętowej
implementacja na FPGA; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Informacja