Wszystkie pola: Boolean logic

Skocz do pozycji: 1.

Tytuł:: Synteza logiczna zespołu funkcji ukierunkowana na minimalizację liczby wykorzystywanych bloków logicznych PAL w oparciu o zmodyfikowany graf wyjść
The Logic Synthesis of the Multi-Output Boolean Function Directed to PAL Logic Block Number Minimization Based on a Modified Graphs Nodes
Autorzy:: Kubica, M.
Kania, D.
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: synteza logiczna
graf wyjść
układ CPLD
logic synthesis
graph's nodes
CPLD structure; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Utilizing Common Information in Disjoint Decomposition of Multioutput Boolean Functions
Wykorzystanie wspólnej informacji w dekompozycji rozłącznej wielowyjściowych funkcji boolowskich
Autorzy:: Morawiecki, P.
Rawski, M.
Data publikacji:: 2008
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: synteza logiczna
dekompozycja funkcjonalna
logic synthesis
functional decomposition; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Realizacja dekodera adresów z zastosowaniem w pełni określonych funkcji boolowskich
Address Generator Realization Using Completely-Specified Boolean Functions
Autorzy:: Majchrzyk, M.
Borowik, G.
Darakchiev, R.
Data publikacji:: 2008
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: synteza logiczna
generator adresu
układy sekwencyjne
dekompozycja
FPGA
pamięci wbudowane
komórka logiczna
logic synthesis
Address Generator
finite state machine
decomposition
embedded memories
logic cell; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Informacja