- Tytuł:
- Układ lock-in z cyfrową syntezą częstotliwości w technice FPGA
- Autorzy:
-
Szecówka, P. M.
Zając, M.
Gotszalk, T. P.
Zielony, M.
Jóźwiak, G.
Stania, R. - Data publikacji:
- 2011
- Słowa kluczowe:
-
detektor fazy
cyfrowa synteza częstotliwości
DDS
VHDL
FPGA
lock-in
phase detector
direct digital synthesis (DDS) - Pokaż więcej
- Dostawca treści:
- BazTech