- Tytuł:
- Generowanie równań boolowskich dla instrukcji mapowania języka VHDL
- Autorzy:
- Mościcki, M.
- Data publikacji:
- 2007
- Słowa kluczowe:
-
język VHDL
FPGA
równania boolowskie
kompilatory
VHDL language
Boolean equations
compilers - Pokaż więcej
- Dostawca treści:
- BazTech
Artykuł