Temat: python - Prolib Integro

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "python" wg kryterium: Temat

Wyświetlanie 1-4 z 4

Zaznacz

Skocz do pozycji: 1.

Tytuł:: ARTIQ : open-source control system
Autorzy:: Sowiński, Mikołaj
Kasprowicz, Grzegorz
Poźniak, Krzysztof
Harty, Tom
Balance, Chris
Balance, Tim
Bourdeauducq, Sébastien
Jördens, Robert
Allcock, David
Nadlinger, David
Britton, Joseph W.
Wawrzyniak, Zbigniew
Slichter, Daniel
Ospelkaus, Christian
Brown, Ken
Matyas, Jakub
Mizrahi, Jonathan
Risinger, Drew
Sotirova, Ana
Kulik, Paweł
Zhang, Weida
Data publikacji:: 2023
Słowa kluczowe:: ARTIQ
control system
FPGA
Python
DRTIO
system kontrolno-pomiarowy; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Open source experiment control hardware for quantum information processing and high energy physics
Autorzy:: Kasprowicz, Grzegorz
Kulik, Paweł
Poźniak, Krzysztof
Harty, Tom
Balance, Chris
Balance, Tim
Bourdeauducq, Sébastien
Jördens, Robert
Allcock, David
Nadlinger, David
Britton, Joseph W.
Wawrzyniak, Zbigniew
Slichter, Daniel
Ospelkaus, Christian
Kozakiewicz, Paweł
Brown, Ken
Hanasz, Stanisław
Kamińska, Anna
Kiepiela, Marcin
Matyas, Jakub
Mizrahi, Jonathan
Przybysz, Maciej
Risinger, Drew
Sotirova, Ana
Sowiński, Mikołaj
Zhang, Weida
Data publikacji:: 2023
Słowa kluczowe:: control system
FPGA
quantum
real-time
Python
DIOT
AWG
quantum computer
systemy sterowania
fizyka kwantowa
komputer kwantowy; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Synteza Wysokiego Poziomu z wykorzystaniem języka Python
Autorzy:: Cieszewski, R.
Poźniak, K.
Data publikacji:: 2017
Słowa kluczowe:: synteza wysokiego poziomu
synteza behaworialna
synteza architektoniczna
modelowanie sprzętu
FPGA
Python
HLS
High-level Synthesis
behavioral synthesis
architectural synthesis
hardware modeling; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Synteza wysokiego poziomu dla układów FPGA z wykorzystaniem metody partycjonowania grafów
Autorzy:: Cieszewski, R.
Późniak, K.
Romaniuk, R.
Data publikacji:: 2018
Słowa kluczowe:: synteza wysokiego poziomu
partycjonowanie grafów
synteza behawioralna
synteza architektoniczna
modelowanie sprzętu
FPGA
Python
HLS
High-level Synthesis
graph partitioning
behavioral synthesis
architectural synthesis
hardware modeling; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Wyświetlanie 1-4 z 4

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies

Informacja

Wyszukujesz frazę "python" wg kryterium: Temat