- Tytuł:
- Logic Synthesis for Asynchronous Circuits Based on STG Unfoldings and Incremental SAT
- Autorzy:
-
Khomenko, V.
Koutny, M.
Yakovlev, A. - Data publikacji:
- 2006
- Słowa kluczowe:
-
logic synthesis
automated synthesis
asynchronous circuitis
self-timed circuits
Petri net
Signal Transition Graphs (STGs)
incremental SAT
net unfoldings
partial order techniques - Pokaż więcej
- Dostawca treści:
- BazTech
Artykuł