Temat: Circuit Design - Prolib Integro

Skocz do pozycji: 1.

Tytuł:: A statistical circuit design in submicron VLSI MOS device
Autorzy:: Rybarczyk, A.
Szulc, M.
Bajorski, P.
Data publikacji:: 2002
Słowa kluczowe:: projktowanie obwodów
scalenie bardzo dużego stopnia
układ komplementarny MOS
statistical circuit design
VLSI
MOS device
CMOS; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Projektowanie topografii systemów VLSI. Cz. 2, Algorytm min-cut
Autorzy:: Nagórny, Z.
Kos, A.
Data publikacji:: 2006
Słowa kluczowe:: VLSI
projektowanie topografii układu
układ scalony
projektowanie wspomagane komputerowo
układ Standard Cell
rozmieszczanie modułów
podział układu
algorytm Kernighana-Lina
algorytm Fiduccia-Mattheysesa
algorytm min-cut
wielopoziomowy podział układu
algorytm hMETIS
Capo
Dragon
feng shui
quad
physical design process
integrated circuit
layout
computer-aided design
Standard Cell
cell placement
circuit partitioning
Kernighan-Lin algorithm
Fiduccia-Mattheyses algorithm
min-cut algorithm
multilevel circuit partitioning
hMETIS algorithm
Feng Shui
QUAD; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Projektowanie topografii systemów VLSI. Cz. 4. Symulowane wyżarzanie, sieci neuronowe
Autorzy:: Nagórny, Z.
Kos, A.
Data publikacji:: 2006
Słowa kluczowe:: VLSI
physical design process
integrated circuit
Standard Cell
Gate Array
Sea-of-Gates
field programmable gate array
FPGA
floorplanning
cell placement
routing
pairwise interchange algorithm
simulated annealing algorithm
cooling schedule
multilevel optimization
neural networks
self-organizing network
Kohonen algorithm
Hopfield network
genetic algorithm
evolutionary strategy
reconfigurable system
TimberWolf
MGP
MPG-MS
VPR
Parquet
Gravity; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Projektowanie topografii systemów VLSI. Cz. 1, Style i etapy projektowania, rozmieszczanie modułów
Autorzy:: Nagórny, Z.
Kos, A.
Data publikacji:: 2006
Słowa kluczowe:: VLSI
projektowanie topografii układu
układ scalony
projektowanie wspomagane komputerowo
układ Standard Cell
matryca bramkowa GA
układ Sea-of-Gates
układ FPGA
podział
planowanie układu
rozmieszczanie modułów
trasowanie połączeń
estymacja długości połączeń
metoda połowy obwodu
graf pełny
minimalizacja opóźnień
metody konstrukcyjne
algorytm min-cut
algorytm zamiany parami
wyżarzanie symulowane
algorytm genetyczny
metody analityczne
sieć neuronowa
physical design process
integrated circuit
layout
computer-aided design
Standard Cell
Gate Array
Sea-of-Gates
field programmable gate array
FPGA
partitioning
loorplanning
cell placament
routing
wire length estimation
half-perimeter
complete graph
timing-driven placement
constructive placement methods
min-cut algorithm
pairwise interchange algorithm
simulated annealing
genetic algorithms
analytical methods
neural network; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Projektowanie topografii systemów VLSI. Cz. 3. Metody analityczne
Autorzy:: Nagórny, Z.
Kos, A.
Data publikacji:: 2006
Słowa kluczowe:: VLSI
projektowanie topografii układu
układ scalony
układ Standard Cell
układ Sea-of-Gates
rozmieszczanie modułów
algorytm zamiany parami
metody relaksacyjne
relaksacja sterowana siłami
zamiana sterowana siłami
relaksacja parami sterowana siłami
algorytm Goto
metody analityczne
programowanie nieliniowe
programowanie kwadratowe
programowanie liniowe
sieć przepływowa
wielopoziomowa optymalizacja
GORDIAN/DOMINO
KraftWerk
FastPlace
mPL
PROUD
ATLAS
FAR
mFAR
BloBB
APlace
physical design process
integrated circuit
Standard Cell
Sea-of-Gates
cell placement
pairwise interchange algorithm
force-directed placement algorithm
force-directed relaxation
force-directed interchange
force-directed pairwise relaxation
generalized force-directed relaxation
analytical methods
nonlinear programming
quadratic programming
linear programming
flow network
multilevel optimization
GORDIAN
DOMINO; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Informacja