Temat: implementacja na FPGA

Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)

Menu główne

Wyszukiwarka

Treść główna

Przejdź do strony domowej biblioteki Biblioteka Akademii Nauk Stosowanych w Gnieźnie Link otwiera się w nowym oknie

Prolib Integro - strona głównaBiblioteka Akademii Nauk Stosowanych w Gnieźnie

- Kontrast domyślny
- Kontrast czarno-żółty

Wybór językaPolski (PL)

English (EN)
Polski (PL)
Yкраїнський (UK)

Nowości
Informacje biblioteki

Konto

Zaloguj
Zarejestruj się
Twoja półka
Akcje
Historia wyszukiwania
Zaproponuj zakup

- Kontrast domyślny
- Kontrast czarno-żółty

English (EN)·Polski (PL)·Yкраїнський (UK)

Przeglądasz jako GOŚĆ

Zaloguj Zarejestruj się Twoja półka Historia wyszukiwania Zaproponuj zakup

Nowości Kolekcje Informacje biblioteki

Wyszukujesz frazę "implementacja na FPGA" wg kryterium: Temat

Lista filtrów

Aktywne filtry:

Słowa kluczoweimplementacja na FPGA

Źródło danych

Katalog biblioteki

2 Zasoby cyfrowe

Dostawca treści

2 BazTech

Rok wydania

Od:

Do:

Słowa kluczowe

2 FPGA implementation
2 hardware complexity reduction
2 implementacja na FPGA
2 redukcja złożoności sprzętowej
2 układ mnożenia macierzy
1 constant coefficient matrix-vector multiplier
1 matrix multiplier

Autor

2 Cariow, A.
1 Cariow, G.
1 Cariowa, G.
1 Gliszczyński, M.
1 Sysło, W.

Typ dokumentu

2 Artykuł

Język

2 angielski

Wyrównaj

Wyświetlanie 1-2 z 2

Zaznacz

Twoja półka
Dodaj cały wynik z filtrami
Dodaj wybrane pozycje
Zapisz do pliku
Wyślij e-mail

Pytanie

Czy chcesz zapisać wybrane pozycje do pliku?

Wybierz typ zapisywanego pliku:

Wyślij e-mail

Twój adres IP 216.73.216.64 zostanie dołączony do treści wiadomości e-mail.

Adres e-mail

Wybierz typ wysyłanego pliku:

Dodawanie na półkę

Widok
Ograniczony
Prosty

Autora A-Z
Autora Z-A
Tytułu A-Z
Tytułu Z-A
Roku wydania 1-9
Roku wydania 9-1

Skocz do pozycji: 1.

Tytuł:: A rationalized structure of processing unit to multiply 3x3 matrices
Autorzy:: Cariow, A.
Sysło, W.
Cariowa, G.
Gliszczyński, M.
Data publikacji:: 2012
Słowa kluczowe:: układ mnożenia macierzy
redukcja złożoności sprzętowej
implementacja na FPGA
matrix multiplier
hardware complexity reduction
FPGA implementation; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 2.

Tytuł:: A parallel hardware-oriented algorithm for constant matrix-vector multiplication with reduced multiplicative complexity
Autorzy:: Cariow, A.
Cariow, G.
Data publikacji:: 2014
Słowa kluczowe:: constant coefficient matrix-vector multiplier
hardware complexity reduction
FPGA implementation
układ mnożenia macierzy
redukcja złożoności sprzętowej
implementacja na FPGA; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Wyświetlanie 1-2 z 2

Mapa serwisu

Wybór indeksu wyszukiwawczego

Wszystkie pola Autor Tytuł Temat

Wybór języka

English (EN)Polski (PL)Yкраїнський (UK)

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies

Informacja

Godziny pracy Biblioteki ANS im. H. Cegielskiego

poniedziałek 8:00 – 15:30

wtorek 8:00 – 15:30

środa 8:00 – 15:30

czwartek 8:00 – 15:30

piątek 8:00 – 15:30

sobota Nieczynne

W koszyku znajdują się zamówienia

W koszyku znajdują się zamówienia do wysłania. Czy chcesz wysłać je do realizacji?

Tak Nie