- Tytuł:
- Projektowanie sterowników logicznych opisanych diagramami maszyny stanowej UML
- Autorzy:
-
Bazydło, G.
Adamski, M. - Data publikacji:
- 2008
- Słowa kluczowe:
-
diagram maszyny stanowej
FPGA
sterownik logiczny
UML
Verilog
logic controller
state machine diagram - Pokaż więcej
- Dostawca treści:
- BazTech