- Tytuł:
- Modelowanie sieci Petriego w języku VHDL
- Autorzy:
- Węgrzyn, M.
- Data publikacji:
- 2010
- Słowa kluczowe:
-
sterownik logiczny
sieci Petriego
modelowanie
synteza
VHDL
FPGA
logic controller
Petri net
modeling
synthesis - Pokaż więcej
- Dostawca treści:
- BazTech