Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Biblioteka  Akademii Nauk Stosowanych w Gnieźnie Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaBiblioteka  Akademii Nauk Stosowanych w Gnieźnie

Wyszukujesz frazę "routing algorithm" wg kryterium: Temat

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-9 z 9
    Tytuł:
    Projektowanie topografii systemów VLSI. Cz. 4. Symulowane wyżarzanie, sieci neuronowe
    Autorzy:
    Nagórny, Z.
    Kos, A.
    Data publikacji:
    2006
    Słowa kluczowe:
    VLSI
    physical design process
    integrated circuit
    Standard Cell
    Gate Array
    Sea-of-Gates
    field programmable gate array
    FPGA
    floorplanning
    cell placement
    routing
    pairwise interchange algorithm
    simulated annealing algorithm
    cooling schedule
    multilevel optimization
    neural networks
    self-organizing network
    Kohonen algorithm
    Hopfield network
    genetic algorithm
    evolutionary strategy
    reconfigurable system
    TimberWolf
    MGP
    MPG-MS
    VPR
    Parquet
    Gravity
    Pokaż więcej
    Dostawca treści:
    BazTech
    Artykuł
    Szczegóły
    Tytuł:
    Estymacja długości połączeń w układach VLSI
    Autorzy:
    Kos, A.
    Nagórny, Z.
    Data publikacji:
    2005
    Słowa kluczowe:
    VLSI
    rozmieszczanie modułów
    estymacja długości połączeń
    half-perimeter
    graf pełny
    minimalne drzewo rozpinające
    algorytm Prima
    algorytm Lee
    minimalne drzewo Steinera
    cell placement
    routing
    wire length estimation
    complete graph
    minimum spanning tree
    Prim algorithm
    Lee algorithm
    minimum Steiner tree
    Pokaż więcej
    Dostawca treści:
    BazTech
    Artykuł
    Szczegóły
    Tytuł:
    Projektowanie topografii systemów VLSI. Cz. 1, Style i etapy projektowania, rozmieszczanie modułów
    Autorzy:
    Nagórny, Z.
    Kos, A.
    Data publikacji:
    2006
    Słowa kluczowe:
    VLSI
    projektowanie topografii układu
    układ scalony
    projektowanie wspomagane komputerowo
    układ Standard Cell
    matryca bramkowa GA
    układ Sea-of-Gates
    układ FPGA
    podział
    planowanie układu
    rozmieszczanie modułów
    trasowanie połączeń
    estymacja długości połączeń
    metoda połowy obwodu
    graf pełny
    minimalizacja opóźnień
    metody konstrukcyjne
    algorytm min-cut
    algorytm zamiany parami
    wyżarzanie symulowane
    algorytm genetyczny
    metody analityczne
    sieć neuronowa
    physical design process
    integrated circuit
    layout
    computer-aided design
    Standard Cell
    Gate Array
    Sea-of-Gates
    field programmable gate array
    FPGA
    partitioning
    loorplanning
    cell placament
    routing
    wire length estimation
    half-perimeter
    complete graph
    timing-driven placement
    constructive placement methods
    min-cut algorithm
    pairwise interchange algorithm
    simulated annealing
    genetic algorithms
    analytical methods
    neural network
    Pokaż więcej
    Dostawca treści:
    BazTech
    Artykuł
    Szczegóły
      Wyświetlanie 1-9 z 9

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies