- Tytuł:
- Two Optimization Ways of DDR3 Transmission Line Equal-Length Wiring Based on Signal Integrity
- Autorzy:
-
Cheng, Kaixing
Luo, Zhongqiang
Xiong, Xingzhong
Wei, Xiaohan - Data publikacji:
- 2021
- Wydawca:
- Polska Akademia Nauk. Czytelnia Czasopism PAN
- Tematy:
-
high-speed PCB
signal integrity
equal-length wiring
HyperLynx - Pokaż więcej
- Dostawca treści:
- Biblioteka Nauki