Temat: formal logic - Prolib Integro

Skocz do pozycji: 1.

Tytuł:: Formalna analiza interpretowanych algorytmicznych maszyn stanów ASM z wykorzystaniem narzędzia model checker
Autorzy:: Grobelna, I.
Data publikacji:: 2008
Słowa kluczowe:: algorithmic state machines
temporal logic
formal verification
Model Checking; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Formal verification of embedded logic controller specification with computer deduction in temporal logic
Autorzy:: Grobelna, I.
Data publikacji:: 2011
Słowa kluczowe:: formalna weryfikacja
wbudowane sterowniki logiczne
logika temporalna
elektrotechnika
elektroenergetyka
formal verification
embedded logic controllers
temporal logic
electrical technology
electrical power engineering; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Petri nets and activity diagrams in logic controller specification – transformation and verification
Sieci petriego i diagramy aktywności w specyfikacji sterowników logicznych – transformacja i weryfikacja
Autorzy:: Grobelna, I.
Grobelny, M.
Adamski, M.
Data publikacji:: 2010
Wydawca:: Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
Tematy:: formal verification
logic controller
model checking
Petri nets
UML Activity
Diagrams
formalna weryfikacja
sterownik logiczny
weryfikacja modelowa
sieci Petriego
diagramy aktywności UML; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Formalna weryfikacja maszyny stanów z wykorzystaniem logiki temporalnej
Autorzy:: Grobelna, I.
Data publikacji:: 2009
Słowa kluczowe:: algorytmiczna maszyna stanów
ASM
logika temporalna
technika Model Checking
algorithmic state machines ASM
temporal logic
formal verification of specification
Model Checking technique; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Petri nets and activity diagrams in logic controller specification – transformation and verification
Autorzy:: Grobelna, I.
Grobelny, M.
Adamski, M.
Data publikacji:: 2010
Słowa kluczowe:: formal verification
logic controller
model checking
Petri nets
UML Activity
Diagrams
formalna weryfikacja
sterownik logiczny
weryfikacja modelowa
sieci Petriego
diagramy aktywności UML; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 6.

Tytuł:: Formalna weryfikacja maszyny stanów z wykorzystaniem logiki temporalnej
Formal verification of a state machine with use of temporal logic
Autorzy:: Grobelna, I.
Data publikacji:: 2009
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: algorytmiczne maszyny stanów ASM
logika temporalna
technika Model Checking
algorithmic state machines ASM
temporal logic
formal verification of specification
Model Checking technique; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 7.

Tytuł:: Regułowy model logiczny rekonfigurowalnego sterownika logicznego do weryfikacji i syntezy
Autorzy:: Grobelna, I.
Data publikacji:: 2012
Słowa kluczowe:: rekonfigurowalny sterownik logiczny
model logiczny
interpretowane sieci Petriego
formalna weryfikacja
synteza
reconfigurable logic controller
logical model
control interpreted Petri nets
formal verification
synthesis; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 8.

Tytuł:: Inhibitor and enabling arcs in logic controller design
Autorzy:: Grobelna, I.
Grobelny, M.
Data publikacji:: 2012
Słowa kluczowe:: specyfikacja sterownika logicznego
formalna weryfikacja
łuki zakazujące i zezwalające sieci Petriego
diagramy aktywności języka UML
logic controller specification
formal verification
Petri nets inhibitor and enabling arcs
UML activity diagrams; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 9.

Tytuł:: Inhibitor and enabling arcs in logic controller design
Łuki zakazujące i zezwalające w projektowaniu sterowników logicznych
Autorzy:: Grobelna, I.
Grobelny, M.
Data publikacji:: 2012
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: specyfikacja sterownika logicznego
formalna weryfikacja
łuki zakazujące i zezwalające sieci Petriego
diagramy aktywności języka UML
logic controller specification
formal verification
Petri nets inhibitor and enabling arcs
UML activity diagrams; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Informacja