- Tytuł:
- Studium wykonalności złączowego tranzystora polowego o geometrii wertykalno-szczelinowej (JVeSFET)
- Autorzy:
-
Pfitzner, A.
Staniewski, M.
Strzyga, M. - Data publikacji:
- 2010
- Słowa kluczowe:
-
JFET
wertykalna szczelinowa geometria układów scalonych
JVeSFET
Vertical-Slit Transistor Integrated Circuit - Pokaż więcej
- Dostawca treści:
- BazTech
Artykuł