- Tytuł:
-
Generowanie równań boolowskich dla instrukcji mapowania języka VHDL
Boolean Equations Generation For 'map' Instruction In VHDL Language - Autorzy:
- Mościcki, M.
- Data publikacji:
- 2007
- Wydawca:
- Stowarzyszenie Inżynierów i Techników Mechaników Polskich
- Tematy:
-
język VHDL
FPGA
równania boolowskie
kompilatory
VHDL language
Boolean equations
compilers - Pokaż więcej
- Dostawca treści:
- Biblioteka Nauki