- Tytuł:
- Realizacja dekodera adresów z zastosowaniem w pełni określonych funkcji boolowskich
- Autorzy:
-
Majchrzyk, M.
Borowik, G.
Darakchiev, R. - Data publikacji:
- 2008
- Słowa kluczowe:
-
synteza logiczna
generator adresu
układy sekwencyjne
dekompozycja
FPGA
pamięci wbudowane
komórka logiczna
logic synthesis
Address Generator
finite state machine
decomposition
embedded memories
logic cell - Pokaż więcej
- Dostawca treści:
- BazTech
Artykuł