Temat: Routing Graph - Prolib Integro

Skocz do pozycji: 1.

Tytuł:: Innovative Method of the Evaluation of Multicriterial Multicast Routing Algorithms
Autorzy:: Stachowiak, K.
Zwierzykowski, P.
Data publikacji:: 2013
Słowa kluczowe:: evaluation
graph algorithms
multicast
QoS
resource drainage
routing; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: The forwarding indices of graphs - a survey
Autorzy:: Xu, J.-M.
Xu, M.
Data publikacji:: 2013
Słowa kluczowe:: graph theory
vertex-forwarding index
edge-forwarding index
routing
networks; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Chinese postman problem with priority nodes
Autorzy:: Kramberger, T.
Štrubelj, G.
Žerovnik, J.
Data publikacji:: 2009
Słowa kluczowe:: problem chińskiego listonosza
neurystyka
wykres Eulera
Chinese postman problem
ARP(Arc Routing Problems)
heuristics
Eulerian graph; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Ustalanie kolejności montażu za pomocą teorii grafów.
Autorzy:: Żurek, J.
Kramski, T.
Data publikacji:: 2000
Słowa kluczowe:: montaż
kolejność montażu
teoria grafów
model matematyczny
proces technologiczny
assembly
assembly sequence routing
graph theory
mathematical model
technology; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 5.

Tytuł:: A Label Correcting Algorithm for the Bus Routing Problem
Autorzy:: Widuch, J.
Data publikacji:: 2012
Słowa kluczowe:: bus routing problem
multicriteria optimization
relation of dominance
set of non-dominated solutions
bicriterion shortest path problem
directed weighted graph
variable weights
shortest path
label correcting algorithm; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 6.

Tytuł:: Estymacja długości połączeń w układach VLSI
Autorzy:: Kos, A.
Nagórny, Z.
Data publikacji:: 2005
Słowa kluczowe:: VLSI
rozmieszczanie modułów
estymacja długości połączeń
half-perimeter
graf pełny
minimalne drzewo rozpinające
algorytm Prima
algorytm Lee
minimalne drzewo Steinera
cell placement
routing
wire length estimation
complete graph
minimum spanning tree
Prim algorithm
Lee algorithm
minimum Steiner tree; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 7.

Tytuł:: Projektowanie topografii systemów VLSI. Cz. 1, Style i etapy projektowania, rozmieszczanie modułów
Autorzy:: Nagórny, Z.
Kos, A.
Data publikacji:: 2006
Słowa kluczowe:: VLSI
projektowanie topografii układu
układ scalony
projektowanie wspomagane komputerowo
układ Standard Cell
matryca bramkowa GA
układ Sea-of-Gates
układ FPGA
podział
planowanie układu
rozmieszczanie modułów
trasowanie połączeń
estymacja długości połączeń
metoda połowy obwodu
graf pełny
minimalizacja opóźnień
metody konstrukcyjne
algorytm min-cut
algorytm zamiany parami
wyżarzanie symulowane
algorytm genetyczny
metody analityczne
sieć neuronowa
physical design process
integrated circuit
layout
computer-aided design
Standard Cell
Gate Array
Sea-of-Gates
field programmable gate array
FPGA
partitioning
loorplanning
cell placament
routing
wire length estimation
half-perimeter
complete graph
timing-driven placement
constructive placement methods
min-cut algorithm
pairwise interchange algorithm
simulated annealing
genetic algorithms
analytical methods
neural network; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Informacja