Temat: FPGA matrix - Prolib Integro

Skocz do pozycji: 1.

Tytuł:: A rationalized structure of processing unit to multiply 3x3 matrices
Zracjonalizowana struktura jednostki procesorowej do mnożenia macierzy trzeciego stopnia
Autorzy:: Cariow, A.
Sysło, W.
Cariowa, G.
Gliszczyński, M.
Data publikacji:: 2012
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: układ mnożenia macierzy
redukcja złożoności sprzętowej
implementacja na FPGA
matrix multiplier
hardware complexity reduction
FPGA implementation; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Sprzętowo-programowa realizacja algorytmu RANSAC do estymacji macierzy fundamentalnej
Combined software-hardware implementation of the RANSAC algorithm for fundamental matrix estimation
Autorzy:: Kraft, M.
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: FPGA
RANSAC
odporna estymacja
macierz fundamentalna
robust estimation
fundamental matrix; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Implementacja w układzie reprogramowalnym wieloprocesorowego systemu realizującego algorytm RANSAC
FPGA implementation of a multiprocessor system performing the RANSAC algorithm
Autorzy:: Fularz, M.
Kraft, M.
Data publikacji:: 2011
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: układy FPGA
sprzętowa implementacja
systemy wieloprocesorowe
RANSAC
macierz fundamentalna
FPGA devices
hardware implementation
multiprocessor systems
fundamental matrix; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 4.

Tytuł:: A parallel hardware-oriented algorithm for constant matrix-vector multiplication with reduced multiplicative complexity
Równoległy sprzętowo zorientowany algorytm mnożenia macierzy stałych przez wektor ze zredukowaną złożonością multiplikatywną
Autorzy:: Cariow, A.
Cariow, G.
Data publikacji:: 2014
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: constant coefficient matrix-vector multiplier
hardware complexity reduction
FPGA implementation
układ mnożenia macierzy
redukcja złożoności sprzętowej
implementacja na FPGA; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Informacja