Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "logic circuit" wg kryterium: Temat


Tytuł:
Optymalizacja układu logicznego mikroprogramowanego automatu Moorea przy użyciu nano-PLA
Optimization of a logic circuit of the microprogrammed Moore machine with use of nano-PLA
Autorzy:
Titarenko, L.
Hebda, O.
Barkalov, A.
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:
Barkalov, A.
Titarenko, L.
Chmielewski, S.
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Synteza automatu Moore’a z wbudowanym blokiem pamięci w strukturach programowalnych
EMB-based synthesis of Moore FSM
Autorzy:
Kołopieńczyk, M.
Barkalov, A.
Titarenko, L.
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
Moore FSM
RAM
wbudowane bloki pamięci
projektowanie
układy logiczne
Mealy FSM
FPGA
Embedded Memory Block
design
logic circuit
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Redukcja układu logicznego mikroprogramowanego automatu Moorea przy kodowaniu zbiorów wyjściowych zmiennych
Reduction of a microprogrammable Moore automaton logic circuit with encoding the sets of output variables
Autorzy:
Titarenko, L.
Hebda, O.
Barkalov, A.
Data publikacji:
2013
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Reduction in the number of PAL macrocells in the ciruit of a Moore FSM
Autorzy:
Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Data publikacji:
2007
Wydawca:
Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:
Moore finite-state machine
complex programmable logic devices
design
logic circuit
pseudoequivalent states
automat Moore'a
złożone programowalne układy logiczne
układ logiczny
stan pseudorównoważny
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Matrix implementation of Moore FSM with expansion of coding space
Macierzowa implementacja automatu Moorea z rozszerzeniem przestrzeni kodowania
Autorzy:
Barkalov, A. A.
Titarenko, L.
Hebda, O.
Data publikacji:
2010
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat typu Moore'a
sieć działań
stany pseudorównoważne
układ logiczny
Moore FSM
graph-scheme of algorithm
pseudoequivalent states
customized matrices
logic circuit
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Optimization of Moore finite-state-machine matrix circuit
Optymalizacja macierzowego układu skończonego automatu stanu typu Moorea
Autorzy:
Barkalov, A.
Titarenko, L.
Hebda, O.
Data publikacji:
2011
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
automat typu Moore'a
sieć działań
stany pseudorównoważne
układ logiczny
Moore FSM
graph-scheme of algorithm
pseudoequivalent states
customized matrices
logic circuit
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Realization of logic integrated circuits in VeSTIC process - design, fabrication, and characterization
Autorzy:
Domański, Krzysztof
Głuszko, Grzegorz
Sierakowski, Andrzej
Tomaszewski, Daniel
Szmigiel, Dariusz
Data publikacji:
2018
Wydawca:
Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:
VeSTIC
VeSFET
logic cell
logic integrated circuit
ring oscillator
parasitic element
oscillation frequency
compact modeling
komórka logiczna
logiczny układ scalony
generator pierścieniowy
częstotliwość oscylacji
kompaktowe modelowanie
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies