Temat: State Machine - Prolib Integro

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "State Machine" wg kryterium: Temat

Wyświetlanie 1-10 z 11

Zaznacz

Skocz do pozycji: 1.

Tytuł:: Zastosowanie wspólnego modelu automatów Mealy'ego i Moore'a do realizacji układów sekwencyjnych w układach programowalnych
Autorzy:: Klimowicz, A.
Salauyou, V.
Data publikacji:: 2012
Słowa kluczowe:: automat skończony
synteza logiczna
CPLD/FPGA
finite state machine
logic synthesis; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Minimalizacja automatów skończonych z uwzględnieniem ich kosztu realizacji w układach programowalnych o strukturze CPLD
Autorzy:: Klimowicz, A.
Data publikacji:: 2013
Słowa kluczowe:: automat skończony
synteza logiczna
minimalizacja
CPLD
finite state machine
logic synthesis
minimization; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Koszt implementacji w strukturach CPLD i FPGA jako kryterium wyboru stanów przy minimalizacji automatu skończonego
Autorzy:: Klimowicz, A.
Data publikacji:: 2014
Słowa kluczowe:: automat skończony
synteza logiczna
minimalizacja
CPLD
finite state machine
logic synthesis
minimization; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Kodowanie stanów: minimalizacja liczby warstw z przekodowaniem
Autorzy:: Czerwiński, R.
Data publikacji:: 2006
Słowa kluczowe:: synteza logiczna
kodowanie stanów synchronicznych
automat sekwencyjny
CPLD
PAL
logic synthesis
state assignment
finite state machine
FSM; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Badania metody minimalizacji nie w pełni określonych automatów skończonych realizowanej w oparciu o sklejanie dwóch stanów
Autorzy:: Klimowicz, A.
Data publikacji:: 2014
Słowa kluczowe:: automat skończony
minimalizacja liczby stanów
synteza logiczna
łączenie stanów
finite state machine (FSM)
state minimization
logic synthesis
state merging; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 6.

Tytuł:: Badania eksperymentalne metody syntezy wspólnego modelu automatów skończonych na PLD
Autorzy:: Klimowicz, A.
Data publikacji:: 2003
Słowa kluczowe:: synteza logiczna
automat skończony
PLD
projektowanie układów cyfrowych
logic synthesis
finite state machine
digital systems design; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 7.

Tytuł:: Zastosowanie metody syntezy wielopoziomowych układów kombinacyjnych do realizacji części kombinacyjnej wspólnego modelu automatów skończonych Mealy’ego i Moore’a
Autorzy:: Klimowicz, A.
Data publikacji:: 2013
Słowa kluczowe:: układ sekwencyjny
automat skończony
synteza logiczna
CPLD
sequential circuit
finite state machine
logic synthesis
CPLD/FPGA; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 8.

Tytuł:: Analiza porównawcza narzędzi syntezy Altera Quartus II i Synthagate
Autorzy:: Węgrzyn, M.
Karatkiewicz, A.
Data publikacji:: 2013
Słowa kluczowe:: synteza logiczna
automat skończony
układ cyfrowy
FPGA
projektowanie wspomagane komputerowo
logic design
finite state machine
logic devices
computer-aided design; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 9.

Tytuł:: FSM encoding for BDD representations
Autorzy:: Gosti, W.
Villa, T.
Saldanha, A.
Sangiovanni-Vincentelli, A. L.
Data publikacji:: 2007
Słowa kluczowe:: binarny diagram decyzyjny
kodowanie
automat skończony
synteza logiczna
weryfikacja formalna
binary decision diagram
encoding
finite state machine
logic synthesis
formal verification
logic representation; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 10.

Tytuł:: Realizacja dekodera adresów z zastosowaniem w pełni określonych funkcji boolowskich
Autorzy:: Majchrzyk, M.
Borowik, G.
Darakchiev, R.
Data publikacji:: 2008
Słowa kluczowe:: synteza logiczna
generator adresu
układy sekwencyjne
dekompozycja
FPGA
pamięci wbudowane
komórka logiczna
logic synthesis
Address Generator
finite state machine
decomposition
embedded memories
logic cell; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Wyświetlanie 1-10 z 11

Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies

Informacja

Wyszukujesz frazę "State Machine" wg kryterium: Temat