- Tytuł:
- Simulation based feasibility study of Junction Vertical Slit Field–Effect Transistor (JVeSFET)
- Autorzy:
- Pfitzner, Andrzej
- Współwytwórcy:
-
Strzyga, Michał
Staniewski, Michał - Data publikacji:
- 2010
- Dostawca treści:
- Academica
Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.