Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

English (EN)·Polski (PL)·Yкраїнський (UK)
Przejdź do strony domowej biblioteki Biblioteka  Akademii Nauk Stosowanych w Gnieźnie Link otwiera się w nowym oknie Logo biblioteki Prolib Integro - strona głównaBiblioteka  Akademii Nauk Stosowanych w Gnieźnie

Wyszukujesz frazę "Routing Graph" wg kryterium: Wszystkie pola

  Lista filtrów
Wyrównaj
    Wyświetlanie 1-17 z 17
    Tytuł:
    Generating a node in an AIS-based routing graph for improved Estimated Time of Arrival. (Big) Data challenge: using AIS for generating a routing graph
    Autorzy:
    Hilgenfeld, Carsten
    Vojdani, Nina
    Heymann, Frank
    Wiessner, Evamarie
    Kutschera, Bettina
    Bünger, Chris
    Data publikacji:
    2019-07-30
    Wydawca:
    Szkoła Główna Handlowa w Warszawie. Kolegium Zarządzania i Finansów
    Tematy:
    Routing Graph
    maritime
    generic
    AIS
    ETA
    Pokaż więcej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Generating a node in an AIS-based routing graph for improved Estimated Time of Arrival : (Big) Data challenge: using AIS for generating a routing graph
    Współwytwórcy:
    Kutschera, Bettina (1983- ) Autor
    Hilgenfeld, Carsten Autor
    Wiessner, Evamarie Autor
    Bünger, Chris Autor
    Heymann, Frank (1982- ) Autor
    Vojdani, Nina Autor
    Data publikacji:
    2019
    Tematy:
    Łańcuch dostaw
    Niemcy
    Big data
    Transport morski
    Logistyka gospodarcza
    Obrót towarowy
    System automatycznej identyfikacji statków (AIS)
    Pokaż więcej
    Dostawca treści:
    Academica
    Artykuł
    Szczegóły
    Tytuł:
    Graph’s theory approach for searching the shortest routing path in RIP protocol : a case study
    Data publikacji:
    2012
    Dostawca treści:
    Academica
    Artykuł
    Szczegóły
    Tytuł:
    Estymacja długości połączeń w układach VLSI
    Autorzy:
    Kos, A.
    Nagórny, Z.
    Data publikacji:
    2005
    Słowa kluczowe:
    VLSI
    rozmieszczanie modułów
    estymacja długości połączeń
    half-perimeter
    graf pełny
    minimalne drzewo rozpinające
    algorytm Prima
    algorytm Lee
    minimalne drzewo Steinera
    cell placement
    routing
    wire length estimation
    complete graph
    minimum spanning tree
    Prim algorithm
    Lee algorithm
    minimum Steiner tree
    Pokaż więcej
    Dostawca treści:
    BazTech
    Artykuł
    Szczegóły
    Tytuł:
    An analysis of the applicatiblity of "Hot-Potato" routing in wireless sensor networks used in energy consumption monitoring systems
    Autorzy:
    Dubalski, B.
    Kiedrowski, P.
    Pedersen, J. M.
    Data publikacji:
    2010
    Słowa kluczowe:
    bezprzewodowe sieci sensorowe
    protokół "Hot Potato"
    graf
    drzewo rozpinające
    macierz sąsiedztwa
    średnica grafu
    średnia długość ścieżki
    WSN
    Hot Potato protocol
    graph
    spanning tree
    adjacent matrix
    diameter
    Pokaż więcej
    Dostawca treści:
    BazTech
    Artykuł
    Szczegóły
    Tytuł:
    An analysis of the applicatiblity of "Hot-Potato" routing in wireless sensor networks used in energy consumption monitoring systems
    Analiza możliwości zastosowania protokołu "Hot Potato" w bezprzewodowych sieciach sensorowych stosowanych w systemach do monitorowania zużycia energii
    Autorzy:
    Dubalski, B.
    Kiedrowski, P.
    Pedersen, J. M.
    Data publikacji:
    2010
    Wydawca:
    Politechnika Bydgoska im. Jana i Jędrzeja Śniadeckich. Wydawnictwo PB
    Tematy:
    bezprzewodowe sieci sensorowe
    protokół "Hot Potato"
    graf
    drzewo rozpinające
    macierz sąsiedztwa
    średnica grafu
    średnia długość ścieżki
    WSN
    Hot Potato protocol
    graph
    spanning tree
    adjacent matrix
    diameter
    Pokaż więcej
    Dostawca treści:
    Biblioteka Nauki
    Artykuł
    Szczegóły
    Tytuł:
    Projektowanie topografii systemów VLSI. Cz. 1, Style i etapy projektowania, rozmieszczanie modułów
    Autorzy:
    Nagórny, Z.
    Kos, A.
    Data publikacji:
    2006
    Słowa kluczowe:
    VLSI
    projektowanie topografii układu
    układ scalony
    projektowanie wspomagane komputerowo
    układ Standard Cell
    matryca bramkowa GA
    układ Sea-of-Gates
    układ FPGA
    podział
    planowanie układu
    rozmieszczanie modułów
    trasowanie połączeń
    estymacja długości połączeń
    metoda połowy obwodu
    graf pełny
    minimalizacja opóźnień
    metody konstrukcyjne
    algorytm min-cut
    algorytm zamiany parami
    wyżarzanie symulowane
    algorytm genetyczny
    metody analityczne
    sieć neuronowa
    physical design process
    integrated circuit
    layout
    computer-aided design
    Standard Cell
    Gate Array
    Sea-of-Gates
    field programmable gate array
    FPGA
    partitioning
    loorplanning
    cell placament
    routing
    wire length estimation
    half-perimeter
    complete graph
    timing-driven placement
    constructive placement methods
    min-cut algorithm
    pairwise interchange algorithm
    simulated annealing
    genetic algorithms
    analytical methods
    neural network
    Pokaż więcej
    Dostawca treści:
    BazTech
    Artykuł
    Szczegóły
      Wyświetlanie 1-17 z 17

      Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies