Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "parallel reduction" wg kryterium: Wszystkie pola


Wyświetlanie 1-24 z 24
Tytuł:
Model Order Reduction of Large-Scale Finite Element Systems in an MPI Parallelized Environment for Usage in Multibody Simulation
Autorzy:
Volzer, T.
Eberhard, P.
Data publikacji:
2016
Słowa kluczowe:
model order reduction
elastic multibody system
high performance computing
parallel reduction
Trilinos
Anasazi
iterative solvers
redukcja rzędu modelu
elastyczny system wieloczłonowy
wydajne systemy obliczeniowe
redukcja równoległa
solwery iteracyjne
Pokaż więcej
Dostawca treści:
BazTech
Artykuł
Tytuł:
Model Order Reduction of Large-Scale Finite Element Systems in an MPI Parallelized Environment for Usage in Multibody Simulation
Redukcja rzędu modelu w układach elementów skończonych wielkiej skali, w środowisku równoległym z intefejsem (MPI), w zastosowaniu do symulacji układów wieloczłonowych
Autorzy:
Volzer, T.
Eberhard, P.
Data publikacji:
2016
Wydawca:
Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:
model order reduction
elastic multibody system
high performance computing
parallel reduction
Trilinos
Anasazi
iterative solvers
redukcja rzędu modelu
elastyczny system wieloczłonowy
wydajne systemy obliczeniowe
redukcja równoległa
solwery iteracyjne
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
EMI reduction in parallel multiconverter topology using interleaving and frequency modulation techniques
Data publikacji:
2009
Dostawca treści:
Academica
Artykuł
Artykuł
Tytuł:
A parallel hardware-oriented algorithm for constant matrix-vector multiplication with reduced multiplicative complexity
Równoległy sprzętowo zorientowany algorytm mnożenia macierzy stałych przez wektor ze zredukowaną złożonością multiplikatywną
Autorzy:
Cariow, A.
Cariow, G.
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
constant coefficient matrix-vector multiplier
hardware complexity reduction
FPGA implementation
układ mnożenia macierzy
redukcja złożoności sprzętowej
implementacja na FPGA
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-24 z 24

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies