Informacja

Drogi użytkowniku, aplikacja do prawidłowego działania wymaga obsługi JavaScript. Proszę włącz obsługę JavaScript w Twojej przeglądarce.

Wyszukujesz frazę "CPLD structures" wg kryterium: Temat


Wyświetlanie 1-9 z 9
Tytuł:
Komparatory hierarchiczne - metody opisu, wyniki syntezy
Hierarchical comparators - description methods, synthesis results
Autorzy:
Salauyou, V.
Gruszewski, M.
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
komparator binarny
język Verilog
komparator o strukturze hierarchicznej
funkcja lpm_compare
struktury CPLD/FPGA
binary comparator
Verilog language
hierarchical comparator
lpm_compare function
CPLD/FPGA structures
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
A control unit for a pulsed NQR-FFT spectrometer
Moduł sterowania dla impulsowego spektrometru NQR-FFT
Autorzy:
Samila, A.
Khandozhko, A.
Hryhorchak, I.
Politans’kyy, L.
Kazemirskiy, T.
Data publikacji:
2015
Wydawca:
Politechnika Lubelska. Wydawnictwo Politechniki Lubelskiej
Tematy:
radiospectrometer
NQR
syntax modeling
logical structures
simulation
integrated circuit
control unit
CPLD
radiospektrometr
struktury logiczne
symulacje
moduł sterowania
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
Tytuł:
Implementacja w strukturach CPLD/FPGA komparatorów hierarchicznych z wykorzystaniem równoległo-szeregowej metody syntezy
Autorzy:
Salauyou, V.
Gruszewski, M.
Data publikacji:
2014
Słowa kluczowe:
komparator binarny
język Verilog
komparator o strukturze hierarchicznej
równoległo-szeregowa metoda syntezy
funkcja lpm_compare
struktury CPLD/FPGA
binary comparator
Verilog language
hierarchical comparator
parallel-serial synthesis method
lpm_compare function
CPLD/FPGA
structures
Pokaż więcej
Dostawca treści:
BazTech
Artykuł
Tytuł:
Implementacja w strukturach CPLD/FPGA komparatorów hierarchicznych z wykorzystaniem równoległo-szeregowej metody syntezy
Implementation of hierarchical comparators with the use of the parallel-serial synthesis method in CPLD/FPGA structures
Autorzy:
Salauyou, V.
Gruszewski, M.
Data publikacji:
2014
Wydawca:
Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:
komparator binarny
język Verilog
komparator o strukturze hierarchicznej
równoległo-szeregowa metoda syntezy
funkcja lpm_compare
struktury CPLD/FPGA
binary comparator
Verilog language
hierarchical comparator
parallel-serial synthesis method
lpm_compare function
CPLD/FPGA
structures
Pokaż więcej
Dostawca treści:
Biblioteka Nauki
Artykuł
    Wyświetlanie 1-9 z 9

    Ta witryna wykorzystuje pliki cookies do przechowywania informacji na Twoim komputerze. Pliki cookies stosujemy w celu świadczenia usług na najwyższym poziomie, w tym w sposób dostosowany do indywidualnych potrzeb. Korzystanie z witryny bez zmiany ustawień dotyczących cookies oznacza, że będą one zamieszczane w Twoim komputerze. W każdym momencie możesz dokonać zmiany ustawień dotyczących cookies