Skocz do pozycji: 1.

Tytuł:

Wybrane zagadnienia współpracy układów logicznych zasilanych napieciem 5V i 3,3V

Autorzy:

Jankowski, M.

Data publikacji:

2001

Słowa kluczowe:

układy logiczne
logic circuit

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 2.

Tytuł:

Logic Operation Model of the Complementer Based on Two-domain DNA Strand Displacement

Autorzy:

Xie, Wendan
Zhou, Changjun
Lv, Hui
Zhang, Qiang

Data publikacji:

2019

Słowa kluczowe:

complementer
DNA strand displacement
logic circuit
two-domain

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 3.

Tytuł:

A Circuit Simplification Mechanism Based on DNA Combinatorial Strands Displacement

Autorzy:

Niu, Ying
Han, Feng
Zhang, Xuncai
Zhou, Zheng

Data publikacji:

2019

Słowa kluczowe:

combinatorial strand displacement
DNA reaction network
encoder circuit
logic circuit
visual DSD

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 4.

Tytuł:

Functional decomposition of combinational logic circuits with PKmin

Autorzy:

Michalski, T.
Kokosiński, Z.

Data publikacji:

2016

Słowa kluczowe:

combinatorial logic circuit
FPGA
functional decomposition
LUT
PKmin
układ kombinacyjny
dekompozycja funkcjonalna

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 5.

Tytuł:

Projektowanie skończonego automatu stanów z wyjściami typu Mealy'ego z transformacją kodów obiektów w systemie funkcji wzbudzeń

Autorzy:

Barkalov, A. A.

Data publikacji:

2006

Słowa kluczowe:

skończony automat stanów
jednostka sterująca
układ logiczny
układy programowalne
control unit
logic circuit
programmable logic device

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 6.

Tytuł:

Design of Mealy Finite-state Machines with the Transformation of Object Codes

Autorzy:

Barkalov, A. A.
Barkalov, A. A. J.

Data publikacji:

2005

Słowa kluczowe:

programowalny układ logiczny
automat skończony
bramka logiczna
finite state machine
programmable logic device
object
design
logic circuit

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 7.

Tytuł:

Design of Mealy Finite-state Machines with the Transformation of Object Codes

Autorzy:

Barkalov, A. A.
Barkalov, A. A., Jr.

Data publikacji:

2005

Wydawca:

Uniwersytet Zielonogórski. Oficyna Wydawnicza

Tematy:

programowalny układ logiczny
automat skończony
bramka logiczna
finite state machine
programmable logic device
object
design
logic circuit

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 8.

Tytuł:

Synteza automatu Mealy’ego z wbudowanym blokiem pamięci w strukturach programowalnych

Autorzy:

Kołopieńczyk, M.
Barkalov, A.
Titarenko, L.

Data publikacji:

2013

Słowa kluczowe:

automat Mealy'ego
FPGA
wbudowany blok pamięci
projektowanie
układ logiczny
Mealy automata
design
logic circuit

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 9.

Tytuł:

Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moore'a

Autorzy:

Barkalov, A.
Titarenko, L.
Chmielewski, S.

Data publikacji:

2010

Słowa kluczowe:

automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 10.

Tytuł:

Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moore'a

Autorzy:

Barkalov, A. A.
Titarenko, L.
Chmielewski, S.

Data publikacji:

2010

Słowa kluczowe:

automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 11.

Tytuł:

Optymalizacja układu logicznego mikroprogramowanego automatu Moorea przy użyciu nano-PLA
Optimization of a logic circuit of the microprogrammed Moore machine with use of nano-PLA

Autorzy:

Titarenko, L.
Hebda, O.
Barkalov, A.

Data publikacji:

2013

Wydawca:

Stowarzyszenie Inżynierów i Techników Mechaników Polskich

Tematy:

mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 12.

Tytuł:

Redukcja układu logicznego mikroprogramowanego automatu Moore'a przy kodowaniu zbiorów wyjściowych zmiennych

Autorzy:

Titarenko, L.
Hebda, O.
Barkalov, A.

Data publikacji:

2013

Słowa kluczowe:

mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 13.

Tytuł:

Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD

Autorzy:

Barkalov, A. A.
Titarenko, L.
Chmielewski, S.

Data publikacji:

2010

Wydawca:

Stowarzyszenie Inżynierów i Techników Mechaników Polskich

Tematy:

automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 14.

Tytuł:

Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD

Autorzy:

Barkalov, A.
Titarenko, L.
Chmielewski, S.

Data publikacji:

2010

Wydawca:

Stowarzyszenie Inżynierów i Techników Mechaników Polskich

Tematy:

automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 15.

Tytuł:

Synteza automatu Moore’a z wbudowanym blokiem pamięci w strukturach programowalnych
EMB-based synthesis of Moore FSM

Autorzy:

Kołopieńczyk, M.
Barkalov, A.
Titarenko, L.

Data publikacji:

2013

Wydawca:

Stowarzyszenie Inżynierów i Techników Mechaników Polskich

Tematy:

Moore FSM
RAM
wbudowane bloki pamięci
projektowanie
układy logiczne
Mealy FSM
FPGA
Embedded Memory Block
design
logic circuit

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 16.

Tytuł:

Synteza automatu Moore’a z wbudowanym blokiem pamięci w strukturach programowalnych

Autorzy:

Kołopieńczyk, M.
Barkalov, A.
Titarenko, L.

Data publikacji:

2013

Słowa kluczowe:

Moore FSM
RAM
wbudowane bloki pamięci
projektowanie
układy logiczne
Mealy FSM
FPGA
embedded memory block
design
logic circuit

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 17.

Tytuł:

Optymalizacja układu logicznego mikroprogramowanego automatu Moore'a przy użyciu nano-PLA

Autorzy:

Titarenko, L.
Hebda, O.
Barkalov, A.

Data publikacji:

2013

Słowa kluczowe:

mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 18.

Tytuł:

Redukcja układu logicznego mikroprogramowanego automatu Moorea przy kodowaniu zbiorów wyjściowych zmiennych
Reduction of a microprogrammable Moore automaton logic circuit with encoding the sets of output variables

Autorzy:

Titarenko, L.
Hebda, O.
Barkalov, A.

Data publikacji:

2013

Wydawca:

Stowarzyszenie Inżynierów i Techników Mechaników Polskich

Tematy:

mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 19.

Tytuł:

Function-driven generalizations of decision diagrams and their applications

Autorzy:

Kerntopf, P.

Data publikacji:

2005

Słowa kluczowe:

diagramy decyzyjne
odwracalne bramki logiczne
synteza owracalnych układów logicznych
decision diagrams
reversible logistic gates
reversible logic circuit synthesis

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 20.

Tytuł:

Reduction in the number of PAL macrocells in the ciruit of a Moore FSM

Autorzy:

Barkalov, A. A.
Titarenko, L.
Chmielewski, S.

Data publikacji:

2007

Wydawca:

Uniwersytet Zielonogórski. Oficyna Wydawnicza

Tematy:

Moore finite-state machine
complex programmable logic devices
design
logic circuit
pseudoequivalent states
automat Moore'a
złożone programowalne układy logiczne
układ logiczny
stan pseudorównoważny

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 21.

Tytuł:

Reduction in the number of PAL macrocells in the ciruit of a Moore FSM

Autorzy:

Barkalov, A. A.
Titarenko, L.
Chmielewski, S.

Data publikacji:

2007

Słowa kluczowe:

Moore finite-state machine
complex programmable logic devices
design
logic circuit
pseudoequivalent states
automat Moore'a
złożone programowalne układy logiczne
układ logiczny
stan pseudorównoważny

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 22.

Tytuł:

Matrix implementation of Moore FSM with expansion of coding space
Macierzowa implementacja automatu Moorea z rozszerzeniem przestrzeni kodowania

Autorzy:

Barkalov, A. A.
Titarenko, L.
Hebda, O.

Data publikacji:

2010

Wydawca:

Stowarzyszenie Inżynierów i Techników Mechaników Polskich

Tematy:

automat typu Moore'a
sieć działań
stany pseudorównoważne
układ logiczny
Moore FSM
graph-scheme of algorithm
pseudoequivalent states
customized matrices
logic circuit

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 23.

Tytuł:

Optimization of Moore finite-state-machine matrix circuit
Optymalizacja macierzowego układu skończonego automatu stanu typu Moorea

Autorzy:

Barkalov, A.
Titarenko, L.
Hebda, O.

Data publikacji:

2011

Wydawca:

Stowarzyszenie Inżynierów i Techników Mechaników Polskich

Tematy:

automat typu Moore'a
sieć działań
stany pseudorównoważne
układ logiczny
Moore FSM
graph-scheme of algorithm
pseudoequivalent states
customized matrices
logic circuit

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 24.

Tytuł:

Optimization of Moore finite-state-machine matrix circuit

Autorzy:

Barkalov, A.
Titarenko, L.
Hebda, O.

Data publikacji:

2011

Słowa kluczowe:

automat Moore'a
sieć działań
stany pseudorównoważne
układ logiczny
Moore FSM
graph-scheme of algorithm
pseudoequivalent states
customized matrices
logic circuit

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 25.

Tytuł:

Matrix implementation of Moore FSM with expansion of coding space

Autorzy:

Barkalov, A. A.
Titarenko, L.
Hebda, O.

Data publikacji:

2010

Słowa kluczowe:

automat Moore'a
sieć działań
stany pseudorównoważne
układ logiczny
Moore FSM
graph-scheme of algorithm
pseudoequivalent states
customized matrices
logic circuit

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 26.

Tytuł:

Heurystyczny algorytm syntezy quasi-optymalnych układów odwracalnych

Autorzy:

Skorupski, A.
Gracki, K.
Pawłowski, M.
Kerntopf, P.

Data publikacji:

2014

Słowa kluczowe:

zrównoważone funkcje boolowskie
funkcje odwracalne
bramki odwracalne
układy odwracalne
synteza układów logicznych
balanced Boolean function
reversible functions
reversible gates
reversible circuits
logic circuit synthesis

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 27.

Tytuł:

Realization of logic integrated circuits in VeSTIC process - design, fabrication, and characterization

Autorzy:

Domański, Krzysztof
Głuszko, Grzegorz
Sierakowski, Andrzej
Tomaszewski, Daniel
Szmigiel, Dariusz

Data publikacji:

2018

Słowa kluczowe:

VeSTIC
VeSFET
logic cell
logic integrated circuit
ring oscillator
parasitic element
oscillation frequency
compact modeling
komórka logiczna
logiczny układ scalony
generator pierścieniowy
częstotliwość oscylacji
kompaktowe modelowanie

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 28.

Tytuł:

Realization of logic integrated circuits in VeSTIC process - design, fabrication, and characterization

Autorzy:

Domański, Krzysztof
Głuszko, Grzegorz
Sierakowski, Andrzej
Tomaszewski, Daniel
Szmigiel, Dariusz

Data publikacji:

2018

Wydawca:

Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki

Tematy:

VeSTIC
VeSFET
logic cell
logic integrated circuit
ring oscillator
parasitic element
oscillation frequency
compact modeling
komórka logiczna
logiczny układ scalony
generator pierścieniowy
częstotliwość oscylacji
kompaktowe modelowanie

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 29.

Tytuł:

Complete synthesis of identity templates for quantum and reversible logic MCT circuits using SAT-solvers and proposal of suboptimality witness notion

Autorzy:

Jagielski, Adam

Data publikacji:

2024

Słowa kluczowe:

quantum computing
circuit synthesis
cryptography
satisfiability problem
reversible logic

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 30.

Tytuł:

Synteza układów odwracalnych metodą różnicową

Autorzy:

Skorupski, A.
Pawłowski, M.
Gracki, K.
Kerntopf, P.

Data publikacji:

2013

Słowa kluczowe:

odwracalne układy logiczne
projektowanie układów
reversible logic circuits
circuit synthesis

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 31.

Tytuł:

Synteza układów odwracalnych metodą różnicową
Difference method of reversible circuits synthesis

Autorzy:

Skorupski, A.
Pawłowski, M.
Gracki, K.
Kerntopf, P.

Data publikacji:

2013

Wydawca:

Stowarzyszenie Inżynierów i Techników Mechaników Polskich

Tematy:

odwracalne układy logiczne
projektowanie układów
reversible logic circuits
circuit synthesis

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 32.

Tytuł:

Design of Digital Circuits with Current-mode Gates

Autorzy:

Guziński, A.
Pawłowski, P.
Czwyrow, D.
Kaniewski, J.
Maslennikow, O.
Maslennikowa, N.
Rataj, D.

Data publikacji:

2000

Słowa kluczowe:

mixed analog-digital system
current-mode gate
current-mode logic
digital circuit
combinatorial circuit
sequential circuit
adder
flip-flop
trigger
register
counter

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 33.

Tytuł:

Uniwersalne bloki funkcjonalne z wejściami rozszerzającymi funkcjonalność do sterowania napędami technologicznymi

Autorzy:

Mikoś, Z.
Jachimski, M.
Wróbel, G.

Data publikacji:

2015

Słowa kluczowe:

system sterowania
sterownik programowalny
obwód zasilania
obwód sterowniczy
control system
programmable logic controller
supply circuit
control circuit

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 34.

Tytuł:

Current-mode digital circuits for low voltage mixed A/D systems

Autorzy:

Guziński, A.
Pawłowski, P.
Kaniewski, J.
Czwyrow, D.
Maslennikow, O.

Data publikacji:

1998

Słowa kluczowe:

current gate
current logic
digital circuit
mixed analog-digital system
arithmeticlogic unit
adder

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 35.

Tytuł:

Complete synthesis of identity templates for quantum and reversible logic MCT circuits using SAT-solvers and proposal of suboptimality witness notion

Autorzy:

Jagielski, Adam

Data publikacji:

2024

Wydawca:

Polska Akademia Nauk. Czasopisma i Monografie PAN

Tematy:

quantum computing
circuit synthesis
cryptography
satisfiability problem
reversible logic

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 36.

Tytuł:

Many-Valued Gates for Reducing the Chip-Area of Integrated Circuits

Autorzy:

Novikov, S.

Data publikacji:

2007

Wydawca:

Uniwersytet Przyrodniczo-Humanistyczny w Siedlcach

Tematy:

programmable logic array
logical synthesis
semi-custom integrated circuit
many valued gate
reducing of chip-area

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 37.

Tytuł:

Zastosowanie metody syntezy wielopoziomowych układów kombinacyjnych do realizacji części kombinacyjnej wspólnego modelu automatów skończonych Mealy’ego i Moore’a

Autorzy:

Klimowicz, A.

Data publikacji:

2013

Słowa kluczowe:

układ sekwencyjny
automat skończony
synteza logiczna
CPLD
sequential circuit
finite state machine
logic synthesis
CPLD/FPGA

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 38.

Tytuł:

Synthesis of finite state machines for implementation with programmable structures

Autorzy:

Łuba, T.
Borowik, G.
Kraśniewski, A.

Data publikacji:

2009

Słowa kluczowe:

decomposition
state encoding
sequential circuit
finite state machine
FPGA
embedded memory block
logic cell
multigraph

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 39.

Tytuł:

Synteza odwracalnych układów logicznych
Synthesis of reversible logic circuits

Autorzy:

Kerntopf, P.

Data publikacji:

2007

Wydawca:

Stowarzyszenie Inżynierów i Techników Mechaników Polskich

Tematy:

odwracalne bramki logiczne
algorytmy syntezy odwracalnych układów
reversible logic gates
algorithms for reversible circuit synthesis

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 40.

Tytuł:

Synteza odwracalnych układów logicznych

Autorzy:

Kerntopf, P.

Data publikacji:

2007

Słowa kluczowe:

odwracalne bramki logiczne
algorytmy syntezy odwracalnych układów
reversible logic gates
algorithms for reversible circuit synthesis

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 41.

Tytuł:

Implementacja skończonych automatów stanów do struktur FPGA z wielokrotnym kodowaniem stanów

Autorzy:

Bukowiec, A.
Barkalov, A.

Data publikacji:

2009

Słowa kluczowe:

układy logiczne
skończony automat stanów
synteza układowa
układ reprogramowalny
circuit synthesis
finite state machine
logic design

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 42.

Tytuł:

Many-Valued Gates for Reducing the Chip-Area of Integrated Circuits

Autorzy:

Novikov, S.

Data publikacji:

2007

Słowa kluczowe:

programmable logic array
logical synthesis
semi-custom integrated circuit
many valued gate
reducing of chip-area

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 43.

Tytuł:

Nowa seria sterowników polowych MUPASZ 710 plus - nowatorska konstrukcja, intuicyjna obsługa, integracja wielu funkcji w jednym sterowniku

Autorzy:

Wlazło, R.
Przybysz, R.

Data publikacji:

2012

Słowa kluczowe:

sterownik polowy
MUPASZ 710
EAZ
PQA
logika programowalna
diagnostyka wyłącznika
field controller
programmable logic
diagnostics of circuit breaker

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 44.

Tytuł:

Application of artificial intelligence methods for fault detection in anologue electronic circuits

Autorzy:

Koszlaga, J.

Data publikacji:

2006

Słowa kluczowe:

sztuczna inteligencja
logika rozmyta
pozyskiwanie wiedzy
sieć neuronowa sztuczna
układ elektroniczny
artificial intelligence
fuzzy logic
knowledge acquisition
artificial neural network
electronic circuit

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 45.

Tytuł:

Badanie heurystyczne podejścia do minimalizacjji niezupełnych wielowartościowych funkcji logicznych w klasie wielomianów Reeda-Mullera

Autorzy:

Hołowinski, G.

Data publikacji:

2000

Słowa kluczowe:

algorytm heurystyczny
wielomiany Reeda-Mullera
wielowartościowe funkcje logiczne
heuristic approach
Reed-Muller domain
combinational circuit design
logic function optimization
multivalued logic function
quasi-optimal Reed-Muller
polynomials
quick heuristic search
function minimization
standard PC

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 46.

Tytuł:

The generation of learning data points for circuit performance modelling by means of fyzzy system

Autorzy:

Horbowski, R.
Białko, M.

Data publikacji:

1998

Słowa kluczowe:

modelowanie rozmyte i neurorozmyte
logika rozmyta
modelowanie układów elektronicznych
inżynieria wiedzy
systemy ekspertowe
fuzzy and neurofuzzy modelling
fuzzy logic
electronic circuit modelling
knowledge engineering
expert systems

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 47.

Tytuł:

Improved state encoding for FSM implementation in FPGA structures with embedded memory blocks

Autorzy:

Borowik, G.

Data publikacji:

2008

Słowa kluczowe:

rozpad
kodowanie stanów
układ sekwencyjny
automat skończony
graf ważony
decomposition
state encoding
sequential circuit
finite state machine
FPGA
embedded memories
logic cell
multigraph
weighted graph

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 48.

Tytuł:

Część sprzętowa uniwersalnego stanowiska testującego

Autorzy:

Mocha, J.
Łaskarzewski, Z.

Data publikacji:

2008

Słowa kluczowe:

testy wewnątrzobwodowe (ICT)
testowanie funkcjonalne
matryca wieloigłowa
ATE
mikrokontroler
układ programowalny
konwerter protokołów
Ethernet
In-Circuit Testing
ICT
functional testing
bed of nails
microcontroller
programmable logic device
protocol converter

Pokaż więcej

Dostawca treści:

BazTech

/5

Artykuł

• na półce

Szczegóły

Skocz do pozycji: 49.

Tytuł:

Sekwencyjne metody kodowania stanów automatów skończonych
Sequential methods for encoding finite state machines

Autorzy:

Salauyou, Valery

Data publikacji:

2024

Wydawca:

Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej

Tematy:

automat skończony
metoda sekwencyjna
kodowanie stanów
obszar
wydajność
układ FPGA
układ CPLD
układ ASIC
finite state machine (FSM)
state encoding
sequential method
area
performance
field programmable gate array (FPGA)
complex programmable logic device (CPLD)
application-specific integrated circuit (ASIC)

Pokaż więcej

Dostawca treści:

Biblioteka Nauki

/5

Artykuł

• na półce

Szczegóły