Temat: logic integrated circuit

Skocz do pozycji: 1.

Tytuł:: Realization of logic integrated circuits in VeSTIC process - design, fabrication, and characterization
Autorzy:: Domański, Krzysztof
Głuszko, Grzegorz
Sierakowski, Andrzej
Tomaszewski, Daniel
Szmigiel, Dariusz
Data publikacji:: 2018
Słowa kluczowe:: VeSTIC
VeSFET
logic cell
logic integrated circuit
ring oscillator
parasitic element
oscillation frequency
compact modeling
komórka logiczna
logiczny układ scalony
generator pierścieniowy
częstotliwość oscylacji
kompaktowe modelowanie; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Realization of logic integrated circuits in VeSTIC process - design, fabrication, and characterization
Autorzy:: Domański, Krzysztof
Głuszko, Grzegorz
Sierakowski, Andrzej
Tomaszewski, Daniel
Szmigiel, Dariusz
Data publikacji:: 2018
Wydawca:: Politechnika Łódzka. Wydział Mikroelektroniki i Informatyki
Tematy:: VeSTIC
VeSFET
logic cell
logic integrated circuit
ring oscillator
parasitic element
oscillation frequency
compact modeling
komórka logiczna
logiczny układ scalony
generator pierścieniowy
częstotliwość oscylacji
kompaktowe modelowanie; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Many-Valued Gates for Reducing the Chip-Area of Integrated Circuits
Autorzy:: Novikov, S.
Data publikacji:: 2007
Wydawca:: Uniwersytet Przyrodniczo-Humanistyczny w Siedlcach
Tematy:: programmable logic array
logical synthesis
semi-custom integrated circuit
many valued gate
reducing of chip-area; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Many-Valued Gates for Reducing the Chip-Area of Integrated Circuits
Autorzy:: Novikov, S.
Data publikacji:: 2007
Słowa kluczowe:: programmable logic array
logical synthesis
semi-custom integrated circuit
many valued gate
reducing of chip-area; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Sekwencyjne metody kodowania stanów automatów skończonych
Sequential methods for encoding finite state machines
Autorzy:: Salauyou, Valery
Data publikacji:: 2024
Wydawca:: Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
Tematy:: automat skończony
metoda sekwencyjna
kodowanie stanów
obszar
wydajność
układ FPGA
układ CPLD
układ ASIC
finite state machine (FSM)
state encoding
sequential method
area
performance
field programmable gate array (FPGA)
complex programmable logic device (CPLD)
application-specific integrated circuit (ASIC); Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Informacja