Temat: przetwarzanie bitowo-szeregowe

Skocz do pozycji: 1.

Tytuł:: Techniki zmniejszania złożoności implementacyjnej w układzie mnożącym przez macierz stałych
Autorzy:: Ulacha, G.
Data publikacji:: 2008
Słowa kluczowe:: transformacja barw
przetwarzanie bitowo-szeregowe
reprezentacja CSD
color transform
bit-serial processing
CSD representation; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Technika eliminacji opóźnień i zmniejszania liczby sumatorów w bitowo-szeregowym układzie mnożącym przez wektor stałych
Hardware expenditures reduction technique for bit-serial multiplier by a set of fixed constants
Autorzy:: Ulacha, G.
Mąka, T.
Data publikacji:: 2007
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: układy mnożące przez stałą
reprezentacja CSD
przetwarzanie bitowo-szeregowe
constant multipliers
CSD representation
bit-serial processing; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Technika eliminacji opóźnień i zmniejszania liczby sumatorów w bitowo-szeregowym układzie mnożącym przez wektor stałych
Autorzy:: Ulacha, G.
Mąka, T.
Data publikacji:: 2007
Słowa kluczowe:: układy mnożące przez stałą
reprezentacja CSD
przetwarzanie bitowo-szeregowe
constant multipliers
CSD representation
bit-serial processing; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Informacja