Wszystkie pola: Verilog language

Skocz do pozycji: 1.

Tytuł:: Wybór sposobów opisu w języku Verilog układów kombinacyjnych przy syntezie automatów skończonych
Choice of combinational circuit specifications in the Verilog language at synthesis of finite state machines
Autorzy:: Salauyou, V.
Zabrocki, Ł.
Data publikacji:: 2013
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: układy kombinacyjne
automaty skończone
Verilog
combinational circuits
finite state machines; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Metody syntezy komparatorów z wykorzystaniem języka Verilog w środowisku Quartus II
Autorzy:: Gruszewski, М.
Data publikacji:: 2014
Słowa kluczowe:: komparator binarny
język Verilog
struktury CPLD/ FPGA
synteza komparatorów
funkcja lpm_compare
binary comparator
Verilog language
CPLD/FPGA structures
comparator synthesis
lpm_compare function; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Wybór sposobów opisu w języku Verilog układów kombinacyjnych przy syntezie automatów skończonych
Autorzy:: Salauyou, V.
Zabrocki, Ł.
Data publikacji:: 2013
Słowa kluczowe:: układy kombinacyjne
automat skończony
Verilog
combinational circuits
finite state machine; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Komparatory hierarchiczne - metody opisu, wyniki syntezy
Autorzy:: Salauyou, V.
Gruszewski, M.
Data publikacji:: 2014
Słowa kluczowe:: komparator binarny
język Verilog
komparator o strukturze hierarchicznej
funkcja lpm_compare
struktury CPLD/FPGA
binary comparator
Verilog language
hierarchical comparator
lpm_compare function
CPLD/FPGA structures; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Synteza 128-bitowych komparatorów hierarchicznych w strukturach CPLD/FPGA
Autorzy:: Gruszewski, M.
Data publikacji:: 2014
Słowa kluczowe:: komparator binarny
język Verilog
struktury CPLD/ FPGA
komparator o strukturze hierarchicznej
funkcja lpm_compare
binary comparator
Verilog language
CPLD/FPGA structures
hierarchical comparator
lpm_compare function; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 6.

Tytuł:: Komparatory hierarchiczne - metody opisu, wyniki syntezy
Hierarchical comparators - description methods, synthesis results
Autorzy:: Salauyou, V.
Gruszewski, M.
Data publikacji:: 2014
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: komparator binarny
język Verilog
komparator o strukturze hierarchicznej
funkcja lpm_compare
struktury CPLD/FPGA
binary comparator
Verilog language
hierarchical comparator
lpm_compare function
CPLD/FPGA structures; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 7.

Tytuł:: Implementacja w strukturach CPLD/FPGA komparatorów hierarchicznych z wykorzystaniem równoległo-szeregowej metody syntezy
Autorzy:: Salauyou, V.
Gruszewski, M.
Data publikacji:: 2014
Słowa kluczowe:: komparator binarny
język Verilog
komparator o strukturze hierarchicznej
równoległo-szeregowa metoda syntezy
funkcja lpm_compare
struktury CPLD/FPGA
binary comparator
Verilog language
hierarchical comparator
parallel-serial synthesis method
lpm_compare function
CPLD/FPGA
structures; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 8.

Tytuł:: Implementacja w strukturach CPLD/FPGA komparatorów hierarchicznych z wykorzystaniem równoległo-szeregowej metody syntezy
Implementation of hierarchical comparators with the use of the parallel-serial synthesis method in CPLD/FPGA structures
Autorzy:: Salauyou, V.
Gruszewski, M.
Data publikacji:: 2014
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: komparator binarny
język Verilog
komparator o strukturze hierarchicznej
równoległo-szeregowa metoda syntezy
funkcja lpm_compare
struktury CPLD/FPGA
binary comparator
Verilog language
hierarchical comparator
parallel-serial synthesis method
lpm_compare function
CPLD/FPGA
structures; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 9.

Tytuł:: Double-gate MOSFET Model Implemented in Verilog-AMS Language for the Transient Simulation and the Configuration of Ultra Low-power Analog Circuits
Autorzy:: Smaani, Billel
Meraihi, Yacin
Nafa, Fares
Benlatreche, Mohamed Salah
Akroum, Hamza
Latreche, Saida
Data publikacji:: 2021
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: double-gate MOSFET
compact model
ultra low power analog circuits; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 10.

Tytuł:: Reusing Verilog Designs in the Synchronous Language Esterel
Autorzy:: Leuchter, M.
Tyszberowicz, S.
Feldman, Y. A.
Data publikacji:: 2009
Wydawca:: Sieć Badawcza Łukasiewicz - Przemysłowy Instytut Automatyki i Pomiarów
Tematy:: automatic transformation
synthesizable Verilog
Esterel; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Informacja

Wyszukujesz frazę "Verilog language" wg kryterium: Wszystkie pola