Wszystkie pola: logic circuit

Skocz do pozycji: 1.

Tytuł:: Optimization of logic circuit of Moore FSM on CPLD
Autorzy:: Barkalov, Aleksandr Aleksandrovič
Współwytwórcy:: Chmielewski, Sławomir
Titarenko, Larysa
Data publikacji:: 2007
Dostawca treści:: Academica

Artykuł

na półce

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Optimization of logic circuit of Moore FSM on CPLD
Autorzy:: Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Data publikacji:: 2007
Słowa kluczowe:: automat Moore'a
PAL makrokomórka
CPLD
wbudowany blok pamięci
schemat blokowy algorytmu
PAL macrocells
embedded memory block
flow-chart of algorithm; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Optymalizacja skończonych automatów Moorea w układach CPLD
Optimization of logic circuit of Moore FSM on CPLD
Autorzy:: Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Data publikacji:: 2007
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat stanów
CPLD
wbudowany blok pamięci
algorytmiczna sieć działań
FSM
embedded memory blocks
flow-chart of algorithm; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Wybrane zagadnienia współpracy układów logicznych zasilanych napieciem 5V i 3,3V
Autorzy:: Jankowski, M.
Data publikacji:: 2001
Słowa kluczowe:: układy logiczne
logic circuit; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Optimization of logic circuit of Moore FSM on CPLD
Optymalizacja skończonych automatów Moorea w układach CPLD
Autorzy:: Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Data publikacji:: 2007
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
PAL makrokomórka
CPLD
wbudowany blok pamięci
schemat blokowy algorytmu
PAL macrocells
embedded memory blocks
flow-chart of algorithm; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 6.

Tytuł:: Transformacja rozmytej interpretowanej sieci Petriego na schemat układu logicznego
Transformation of the fuzzy interpreted Petri net into a logic circuit
Autorzy:: Gniewek, L.
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: logika rozmyta
modelowanie
sieci Petriego
sterowniki logiczne
synteza logiczna
fuzzy logic
modelling
Petri nets
logic controllers
logical synthesis; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 7.

Tytuł:: Logic Operation Model of the Complementer Based on Two-domain DNA Strand Displacement
Autorzy:: Xie, Wendan
Zhou, Changjun
Lv, Hui
Zhang, Qiang
Data publikacji:: 2019
Słowa kluczowe:: complementer
DNA strand displacement
logic circuit
two-domain; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 8.

Tytuł:: A Circuit Simplification Mechanism Based on DNA Combinatorial Strands Displacement
Autorzy:: Niu, Ying
Han, Feng
Zhang, Xuncai
Zhou, Zheng
Data publikacji:: 2019
Słowa kluczowe:: combinatorial strand displacement
DNA reaction network
encoder circuit
logic circuit
visual DSD; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 9.

Tytuł:: Optymalizacja układu logicznego mikroprogramowanego automatu Moorea przy użyciu nano-PLA
Optimization of a logic circuit of the microprogrammed Moore machine with use of nano-PLA
Autorzy:: Titarenko, L.
Hebda, O.
Barkalov, A.
Data publikacji:: 2013
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 10.

Tytuł:: Functional decomposition of combinational logic circuits with PKmin
Autorzy:: Michalski, T.
Kokosiński, Z.
Data publikacji:: 2016
Słowa kluczowe:: combinatorial logic circuit
FPGA
functional decomposition
LUT
PKmin
układ kombinacyjny
dekompozycja funkcjonalna; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 11.

Tytuł:: Redukcja układu logicznego mikroprogramowanego automatu Moorea przy kodowaniu zbiorów wyjściowych zmiennych
Reduction of a microprogrammable Moore automaton logic circuit with encoding the sets of output variables
Autorzy:: Titarenko, L.
Hebda, O.
Barkalov, A.
Data publikacji:: 2013
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 12.

Tytuł:: Synteza automatu Mealy’ego z wbudowanym blokiem pamięci w strukturach programowalnych
Autorzy:: Kołopieńczyk, M.
Barkalov, A.
Titarenko, L.
Data publikacji:: 2013
Słowa kluczowe:: automat Mealy'ego
FPGA
wbudowany blok pamięci
projektowanie
układ logiczny
Mealy automata
design
logic circuit; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 13.

Tytuł:: Projektowanie skończonego automatu stanów z wyjściami typu Mealy'ego z transformacją kodów obiektów w systemie funkcji wzbudzeń
Autorzy:: Barkalov, A. A.
Data publikacji:: 2006
Słowa kluczowe:: skończony automat stanów
jednostka sterująca
układ logiczny
układy programowalne
control unit
logic circuit
programmable logic device; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 14.

Tytuł:: Design of Mealy Finite-state Machines with the Transformation of Object Codes
Autorzy:: Barkalov, A. A.
Barkalov, A. A. J.
Data publikacji:: 2005
Słowa kluczowe:: programowalny układ logiczny
automat skończony
bramka logiczna
finite state machine
programmable logic device
object
design
logic circuit; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 15.

Tytuł:: Redukcja układu logicznego mikroprogramowanego automatu Moore'a przy kodowaniu zbiorów wyjściowych zmiennych
Autorzy:: Titarenko, L.
Hebda, O.
Barkalov, A.
Data publikacji:: 2013
Słowa kluczowe:: mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 16.

Tytuł:: Optymalizacja układu logicznego mikroprogramowanego automatu Moore'a przy użyciu nano-PLA
Autorzy:: Titarenko, L.
Hebda, O.
Barkalov, A.
Data publikacji:: 2013
Słowa kluczowe:: mikroprogramowany automat Moore'a
nano-PLA
stany pseudoekwiwalentne
układ logiczny
microprogrammable Moore automaton
pseudoequivalent states
logic circuit; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 17.

Tytuł:: Synteza automatu Moore’a z wbudowanym blokiem pamięci w strukturach programowalnych
Autorzy:: Kołopieńczyk, M.
Barkalov, A.
Titarenko, L.
Data publikacji:: 2013
Słowa kluczowe:: Moore FSM
RAM
wbudowane bloki pamięci
projektowanie
układy logiczne
Mealy FSM
FPGA
embedded memory block
design
logic circuit; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 18.

Tytuł:: Design of Mealy Finite-state Machines with the Transformation of Object Codes
Autorzy:: Barkalov, A. A.
Barkalov, A. A., Jr.
Data publikacji:: 2005
Wydawca:: Uniwersytet Zielonogórski. Oficyna Wydawnicza
Tematy:: programowalny układ logiczny
automat skończony
bramka logiczna
finite state machine
programmable logic device
object
design
logic circuit; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 19.

Tytuł:: Synteza automatu Moore’a z wbudowanym blokiem pamięci w strukturach programowalnych
EMB-based synthesis of Moore FSM
Autorzy:: Kołopieńczyk, M.
Barkalov, A.
Titarenko, L.
Data publikacji:: 2013
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: Moore FSM
RAM
wbudowane bloki pamięci
projektowanie
układy logiczne
Mealy FSM
FPGA
Embedded Memory Block
design
logic circuit; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 20.

Tytuł:: Function-driven generalizations of decision diagrams and their applications
Autorzy:: Kerntopf, P.
Data publikacji:: 2005
Słowa kluczowe:: diagramy decyzyjne
odwracalne bramki logiczne
synteza owracalnych układów logicznych
decision diagrams
reversible logistic gates
reversible logic circuit synthesis; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 21.

Tytuł:: Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moore'a
Autorzy:: Barkalov, A.
Titarenko, L.
Chmielewski, S.
Data publikacji:: 2010
Słowa kluczowe:: automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 22.

Tytuł:: Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moore'a
Autorzy:: Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Data publikacji:: 2010
Słowa kluczowe:: automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Skocz do pozycji: 23.

Tytuł:: Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:: Barkalov, A. A.
Titarenko, L.
Chmielewski, S.
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 24.

Tytuł:: Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moorea
Hardware reduction for Moore FSM implemented with CPLD
Autorzy:: Barkalov, A.
Titarenko, L.
Chmielewski, S.
Data publikacji:: 2010
Wydawca:: Stowarzyszenie Inżynierów i Techników Mechaników Polskich
Tematy:: automat Moore'a
jednostka sterująca
układ cyfrowy
układy programowalne
Moore finite-state-machine
control unit
logic circuit
programmable logic device; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

na półce

Szczegóły

Skocz do pozycji: 25.

Tytuł:: Optimization of Moore finite-state-machine matrix circuit
Autorzy:: Barkalov, A.
Titarenko, L.
Hebda, O.
Data publikacji:: 2011
Słowa kluczowe:: automat Moore'a
sieć działań
stany pseudorównoważne
układ logiczny
Moore FSM
graph-scheme of algorithm
pseudoequivalent states
customized matrices
logic circuit; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

na półce

Szczegóły

Informacja

Wyszukujesz frazę "logic circuit" wg kryterium: Wszystkie pola