Temat: CMOS implementation

Skocz do pozycji: 1.

Tytuł:: Test Procedures for Synchronized Oscillators Network CMOS VLSI Chip
Autorzy:: Kowalski, J.
Strzelecki, M.
Data publikacji:: 2015
Wydawca:: Polska Akademia Nauk. Czytelnia Czasopism PAN
Tematy:: neural networks chip testing
synchronized oscillator network
parallel image segmentation
analog-digital VLSI CMOS implementation; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 2.

Tytuł:: Test Procedures for Synchronized Oscillators Network CMOS VLSI Chip
Autorzy:: Kowalski, J.
Strzelecki, M.
Data publikacji:: 2015
Słowa kluczowe:: neural networks chip testing
synchronized oscillator network
parallel image segmentation
analog-digital VLSI CMOS implementation; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 3.

Tytuł:: Analiza układu CMOS oscylatora i sieci synchronizowanych oscylatorów do segmentacji obrazów binarnych
Autorzy:: Kowalski, Jacek
Data publikacji:: 2022
Słowa kluczowe:: sieć synchronizowanych oscylatorów
równoległa segmentacja obrazu
etykietowanie
implementacja VLSI CMOS
synchronized oscillator network
parallel image segmentation
labeling
VLSI CMOS implementation; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 4.

Tytuł:: Wpływ funkcji sąsiedztwa na efektywność uczenia sieci neuronowych Kohonena implementowanych sprzętowo
Autorzy:: Kolasa, M.
Długosz, R.
Figas, A.
Data publikacji:: 2011
Słowa kluczowe:: sieci neuronowe Kohonena
funkcja sąsiedztwa
implementacja CMOS
niski pobór mocy
Kohonen neural networks
neighborhood function
CMOS implementation
low energy consumption; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 5.

Tytuł:: Wpływ funkcji sąsiedztwa na efektywność uczenia sieci neuronowych Kohonena implementowanych sprzętowo
Autorzy:: Kolasa, M.
Długosz, R.
Figas, A.
Data publikacji:: 2013
Słowa kluczowe:: sieci neuronowe Kohonena
funkcja sąsiedztwa
implementacja CMOS
niski pobór mocy
Kohonen neural networks
neighborhood function
CMOS implementation
low energy consumption; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 6.

Tytuł:: Fast and Energy Efficient Learning Algorithm for Kohonen Neural Network Realized in Hardware
Autorzy:: Kolasa, M.
Data publikacji:: 2012
Wydawca:: Politechnika Białostocka. Oficyna Wydawnicza Politechniki Białostockiej
Tematy:: sieci neuronowe
CMOS
WBAN
zoptymalizowany proces uczenia
niskie zużycie energii
Kohonen neural network
CMOS implementation
optimized learning process
low energy consumption; Pokaż więcej
Dostawca treści:: Biblioteka Nauki

Artykuł

Szczegóły

Skocz do pozycji: 7.

Tytuł:: Fast and Energy Efficient Learning Algorithm for Kohonen Neural Network Realized in Hardware
Autorzy:: Kolasa, M.
Data publikacji:: 2012
Słowa kluczowe:: sieci neuronowe
CMOS
WBAN
zoptymalizowany proces uczenia
niskie zużycie energii
Kohonen neural network
CMOS implementation
optimized learning process
low energy consumption; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Skocz do pozycji: 8.

Tytuł:: A power-efficient, current-mode, binary-tree min / max circuit for Kohonen self-organizing feature maps and nonlinear filters
Autorzy:: Długosz, R.
Talaśka, T.
Data publikacji:: 2010
Słowa kluczowe:: funkcje Min / Max
analogowe sieci neuronowe
filtry nieliniowe
implementacja CMOS
zużycie energii
Min / Max operations
analog neural networks
nonlinear filters
CMOS implementation
energy consumption; Pokaż więcej
Dostawca treści:: BazTech

Artykuł

Szczegóły

Informacja